इंटेल चिप आयडी एफपीजीए आयपी कोर

प्रत्येक समर्थित Intel® FPGA मध्ये एक अद्वितीय 64-बिट चिप ID असतो. चिप आयडी इंटेल एफपीजीए आयपी कोर तुम्हाला डिव्हाइस ओळखण्यासाठी हा चिप आयडी वाचण्याची परवानगी देतात.

संबंधित माहिती

• इंटेल एफपीजीए आयपी कोरचा परिचय
  • सर्व इंटेल एफपीजीए आयपी कोर बद्दल सामान्य माहिती प्रदान करते, ज्यामध्ये पॅरामीटरायझिंग, जनरेटिंग, अपग्रेडिंग आणि आयपी कोर सिम्युलेटिंग समाविष्ट आहे.
• एकत्रित सिम्युलेटर सेटअप स्क्रिप्ट तयार करणे
  • सिम्युलेशन स्क्रिप्ट तयार करा ज्यांना सॉफ्टवेअर किंवा IP आवृत्ती अपग्रेडसाठी मॅन्युअल अपडेटची आवश्यकता नाही.

डिव्हाइस समर्थन

आयपी कोर	समर्थित उपकरणे
चिप आयडी इंटेल स्ट्रॅटिक्स® 10 FPGA IP कोर	इंटेल स्ट्रॅटिक्स 10
अद्वितीय चिप आयडी Intel Arria® 10 FPGA IP कोर	इंटेल एरिया 10
Unique Chip ID Intel Cyclone® 10 GX FPGA IP कोर	इंटेल सायक्लोन 10 जीएक्स
युनिक चिप आयडी इंटेल MAX® 10 FPGA IP	इंटेल MAX 10
अद्वितीय चिप आयडी इंटेल FPGA IP कोर	Stratix V Arria V चक्रीवादळ V

संबंधित माहिती

• अद्वितीय चिप आयडी इंटेल MAX 10 FPGA IP कोर

चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर

• हा विभाग चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोरचे वर्णन करतो.

कार्यात्मक वर्णन

डेटा_व्हॅलिड सिग्नल प्रारंभिक स्थितीत कमी सुरू होतो जेथे डिव्हाइसवरून कोणताही डेटा वाचला जात नाही. रीडीड इनपुट पोर्टला उच्च-ते-निम्न पल्स फीड केल्यानंतर, चिप आयडी इंटेल स्ट्रॅटिक्स 10 FPGA IP अद्वितीय चिप आयडी वाचतो. वाचल्यानंतर, आउटपुट पोर्टवरील युनिक चिप आयडी मूल्य पुनर्प्राप्तीसाठी तयार आहे हे सूचित करण्यासाठी IP कोर डेटा_व्हॅलिड सिग्नलचा दावा करतो. जेव्हा तुम्ही IP कोर रीसेट करता तेव्हाच ऑपरेशनची पुनरावृत्ती होते. chip_id[63:0] आउटपुट पोर्ट युनिक चिप आयडीचे मूल्य राखून ठेवते जोपर्यंत तुम्ही डिव्हाइस पुन्हा कॉन्फिगर करत नाही किंवा IP कोर रीसेट करत नाही.

टीप: तुम्ही चिप आयडी आयपी कोरचे अनुकरण करू शकत नाही कारण आयपी कोरला SDM कडून चिप आयडी डेटावर प्रतिसाद मिळतो. या IP कोरचे प्रमाणीकरण करण्यासाठी, Intel शिफारस करते की तुम्ही हार्डवेअर मूल्यांकन करा.

बंदरे

आकृती 1: चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर पोर्ट्स

तक्ता 2: चिप आयडी इंटेल स्ट्रॅटिक्स 10 FPGA IP कोर पोर्ट्स वर्णन

बंदर	I/O	आकार (बिट)	वर्णन
क्लिन	इनपुट	1	चिप आयडी ब्लॉकला घड्याळ सिग्नल फीड करते. कमाल समर्थित वारंवारता तुमच्या सिस्टम घड्याळाच्या समतुल्य आहे.
रीसेट	इनपुट	1	सिंक्रोनस रीसेट जे आयपी कोर रीसेट करते. IP कोर रीसेट करण्यासाठी, किमान 10 क्लिन सायकलसाठी रीसेट सिग्नल उच्च ठेवा.
data_valid	आउटपुट	1	युनिक चिप आयडी पुनर्प्राप्तीसाठी तयार असल्याचे सूचित करते. सिग्नल कमी असल्यास, IP कोर प्रारंभिक स्थितीत आहे किंवा फ्यूज आयडीवरून डेटा लोड करण्यासाठी प्रगतीपथावर आहे. आयपी कोअरने सिग्नलचा दावा केल्यानंतर, डेटा चिप_आयडी[63..0] आउटपुट पोर्टवर पुनर्प्राप्त करण्यासाठी तयार आहे.
चिप_आयडी	आउटपुट	64	त्याच्या संबंधित फ्यूज आयडी स्थानानुसार अद्वितीय चिप आयडी दर्शवते. आयपी कोर डेटा_व्हॅलिड सिग्नलचा दावा केल्यानंतरच डेटा वैध आहे. पॉवर-अपवरील मूल्य 0 वर रीसेट होते. जोपर्यंत तुम्ही डिव्हाइस पुन्हा कॉन्फिगर करत नाही किंवा IP कोर रीसेट करत नाही तोपर्यंत chip_id [६३:०] आउटपुट पोर्ट अद्वितीय चिप आयडीचे मूल्य धारण करतो.
तयार	इनपुट	1	रीडीड सिग्नलचा वापर डिव्हाइसमधील आयडी मूल्य वाचण्यासाठी केला जातो. प्रत्येक वेळी सिग्नलचे मूल्य 1 ते 0 पर्यंत बदलल्यास, IP कोर रीड आयडी ऑपरेशनला ट्रिगर करतो. न वापरलेले असताना तुम्ही सिग्नल 0 वर नेले पाहिजे. रीड आयडी ऑपरेशन सुरू करण्‍यासाठी, कमीतकमी 3 घड्याळ सायकलसाठी सिग्नल उंचावर चालवा, नंतर तो खाली खेचा. आयपी कोर चिप आयडीचे मूल्य वाचण्यास प्रारंभ करतो.

सिग्नल टॅपद्वारे चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपीमध्ये प्रवेश करणे

जेव्हा तुम्ही रीडीड सिग्नल टॉगल करता, तेव्हा चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर इंटेल स्ट्रॅटिक्स 10 डिव्हाइसवरून चिप आयडी वाचण्यास सुरुवात करतो. चिप आयडी तयार झाल्यावर, चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर डेटा_व्हॅलिड सिग्नलचा दावा करतो आणि जे समाप्त करतोTAG प्रवेश

टीप: अद्वितीय चिप आयडी वाचण्याचा प्रयत्न करण्यापूर्वी पूर्ण चिप कॉन्फिगरेशननंतर tCD2UM च्या समतुल्य विलंबास अनुमती द्या. tCD2UM मूल्यासाठी संबंधित डिव्हाइस डेटाशीट पहा.

चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर रीसेट करत आहे

IP कोर रीसेट करण्यासाठी, तुम्ही किमान दहा घड्याळ चक्रांसाठी रीसेट सिग्नलचा दावा केला पाहिजे.

नोंद

1. Intel Stratix 10 डिव्हाइसेससाठी, पूर्ण चिप आरंभ झाल्यानंतर किमान tCD2UM होईपर्यंत IP कोर रीसेट करू नका. tCD2UM मूल्यासाठी संबंधित डिव्हाइस डेटाशीट पहा.
2. आयपी कोर इन्स्टंटिएशन मार्गदर्शक तत्त्वांसाठी, तुम्ही Intel Stratix 10 कॉन्फिगरेशन वापरकर्ता मार्गदर्शक मधील Intel Stratix 10 रीसेट रिलीझ IP विभाग पहा.

संबंधित माहिती

इंटेल स्ट्रॅटिक्स 10 कॉन्फिगरेशन वापरकर्ता मार्गदर्शक

• Intel Stratix 10 Reset Release IP बद्दल अधिक माहिती देते.

चिप आयडी इंटेल एफपीजीए आयपी कोर

हा विभाग खालील आयपी कोरचे वर्णन करतो

• युनिक चिप आयडी इंटेल एरिया 10 एफपीजीए आयपी कोर
• अद्वितीय चिप आयडी इंटेल चक्रीवादळ 10 GX FPGA IP कोर
• अद्वितीय चिप आयडी इंटेल FPGA IP कोर

कार्यात्मक वर्णन

डेटा_व्हॅलिड सिग्नल प्रारंभिक स्थितीत कमी सुरू होतो जेथे डिव्हाइसवरून कोणताही डेटा वाचला जात नाही. क्लॉकिन इनपुट पोर्टला घड्याळ सिग्नल फीड केल्यानंतर, चिप आयडी इंटेल एफपीजीए आयपी कोर अद्वितीय चिप आयडी वाचतो. वाचल्यानंतर, आउटपुट पोर्टवरील युनिक चिप आयडी मूल्य पुनर्प्राप्तीसाठी तयार आहे हे सूचित करण्यासाठी IP कोर डेटा_व्हॅलिड सिग्नलचा दावा करतो. जेव्हा तुम्ही IP कोर रीसेट करता तेव्हाच ऑपरेशनची पुनरावृत्ती होते. chip_id[63:0] आउटपुट पोर्ट युनिक चिप आयडीचे मूल्य राखून ठेवते जोपर्यंत तुम्ही डिव्हाइस पुन्हा कॉन्फिगर करत नाही किंवा IP कोर रीसेट करत नाही.

टीप: इंटेल चिप आयडी आयपी कोरमध्ये सिम्युलेशन मॉडेल नाही files या IP कोरचे प्रमाणीकरण करण्यासाठी, Intel शिफारस करते की तुम्ही हार्डवेअर मूल्यांकन करा.

आकृती 2: चिप आयडी इंटेल FPGA IP कोर पोर्ट्स

तक्ता 3: चिप आयडी इंटेल FPGA IP कोर पोर्ट्स वर्णन

बंदर	I/O	आकार (बिट)	वर्णन
क्लिन	इनपुट	1	चिप आयडी ब्लॉकला घड्याळ सिग्नल फीड करते. कमाल समर्थित फ्रिक्वेन्सी खालीलप्रमाणे आहेत: • Intel Arria 10 आणि Intel Cyclone 10 GX: 30 MHz साठी. • Intel MAX 10, Stratix V, Arria V आणि Cyclone V साठी: 100 MHz.
रीसेट	इनपुट	1	सिंक्रोनस रीसेट जे आयपी कोर रीसेट करते. IP कोर रीसेट करण्यासाठी, किमान 10 क्लिन सायकल्स (1) साठी रीसेट सिग्नल उच्च ठेवा. जोपर्यंत तुम्ही डिव्हाइस पुन्हा कॉन्फिगर करत नाही किंवा IP कोर रीसेट करत नाही तोपर्यंत chip_id [६३:०] आउटपुट पोर्ट अद्वितीय चिप आयडीचे मूल्य धारण करतो.
data_valid	आउटपुट	1	युनिक चिप आयडी पुनर्प्राप्तीसाठी तयार असल्याचे सूचित करते. सिग्नल कमी असल्यास, IP कोर प्रारंभिक स्थितीत आहे किंवा फ्यूज आयडीवरून डेटा लोड करण्यासाठी प्रगतीपथावर आहे. आयपी कोअरने सिग्नलचा दावा केल्यानंतर, डेटा चिप_आयडी[63..0] आउटपुट पोर्टवर पुनर्प्राप्त करण्यासाठी तयार आहे.
चिप_आयडी	आउटपुट	64	त्याच्या संबंधित फ्यूज आयडी स्थानानुसार अद्वितीय चिप आयडी दर्शवते. आयपी कोर डेटा_व्हॅलिड सिग्नलचा दावा केल्यानंतरच डेटा वैध आहे. पॉवर-अपवरील मूल्य 0 वर रीसेट होते.

सिग्नल टॅपद्वारे युनिक चिप आयडी इंटेल एरिया 10 एफपीजीए आयपी आणि युनिक चिप आयडी इंटेल सायक्लोन 10 जीएक्स एफपीजीए आयपीमध्ये प्रवेश करणे

टीप: तुमच्याकडे J मध्ये प्रवेश करणारी इतर प्रणाली किंवा IP कोर असल्यास Intel Arria 10 आणि Intel Cyclone 10 GX चिप आयडी प्रवेश करण्यायोग्य नाही.TAG एकाच वेळी उदाample, सिग्नल टॅप II लॉजिक अॅनालायझर, ट्रान्सीव्हर टूलकिट, इन-सिस्टम सिग्नल किंवा प्रोब आणि SmartVID कंट्रोलर IP कोर.

तुम्ही रिसेट सिग्नल टॉगल करता तेव्हा, Unique Chip ID Intel Arria 10 FPGA IP आणि Unique Chip ID Intel Cyclone 10 GX FPGA IP कोर इंटेल एरिया 10 किंवा इंटेल सायक्लोन 10 GX डिव्हाइसवरून चिप आयडी वाचण्यास प्रारंभ करतात. चिप आयडी तयार झाल्यावर, युनिक चिप आयडी इंटेल एरिया 10 एफपीजीए आयपी आणि युनिक चिप आयडी इंटेल सायक्लोन 10 जीएक्स एफपीजीए आयपी कोर डेटा_व्हॅलिड सिग्नलचा दावा करतात आणि जे.TAG प्रवेश

टीप: अद्वितीय चिप आयडी वाचण्याचा प्रयत्न करण्यापूर्वी पूर्ण चिप कॉन्फिगरेशननंतर tCD2UM च्या समतुल्य विलंबास अनुमती द्या. tCD2UM मूल्यासाठी संबंधित डिव्हाइस डेटाशीट पहा.

चिप आयडी इंटेल एफपीजीए आयपी कोर रीसेट करत आहे

IP कोर रीसेट करण्यासाठी, तुम्ही किमान दहा घड्याळ चक्रांसाठी रीसेट सिग्नलचा दावा केला पाहिजे. तुम्ही रिसेट सिग्नल डिसर्ट केल्यानंतर, आयपी कोर फ्यूज आयडी ब्लॉकमधून युनिक चिप आयडी पुन्हा वाचतो. ऑपरेशन पूर्ण केल्यानंतर IP कोर डेटा_व्हॅलिड सिग्नलचा दावा करतो.

टीप: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, आणि Cyclone V डिव्हाइसेससाठी, पूर्ण चिप सुरू झाल्यानंतर किमान tCD2UM होईपर्यंत IP कोर रीसेट करू नका. tCD2UM मूल्यासाठी संबंधित डिव्हाइस डेटाशीट पहा.

चिप आयडी इंटेल एफपीजीए आयपी कोर वापरकर्ता मार्गदर्शक संग्रहण

IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.

आयपी कोर आवृत्ती	वापरकर्ता मार्गदर्शक
18.1	चिप आयडी इंटेल एफपीजीए आयपी कोर वापरकर्ता मार्गदर्शक
18.0	चिप आयडी इंटेल एफपीजीए आयपी कोर वापरकर्ता मार्गदर्शक

चिप आयडी इंटेल एफपीजीए आयपी कोर वापरकर्ता मार्गदर्शकासाठी दस्तऐवज पुनरावृत्ती इतिहास

दस्तऐवज आवृत्ती	इंटेल क्वार्टस® प्राइम आवृत्ती	बदल
2022.09.26	20.3	काढले प्रकल्प व्यवस्थापन सर्वोत्तम पद्धती दुवा अपडेट केले कार्यात्मक वर्णन चिप आयडी Intel Stratix 10 FPGA IP Core मध्ये. अपडेट केले कार्यात्मक वर्णन चिप आयडी इंटेल एफपीजीए आयपी कोरमध्ये.
2020.10.05	20.3	टेबलमधील क्लकिन आणि रिसेटपोर्टचे वर्णन अद्यतनित केले: चिप आयडी इंटेल FPGA IP कोर पोर्ट्स वर्णन Intel MAX 10 तपशील समाविष्ट करण्यासाठी. अद्यतनित केले चिप आयडी इंटेल एफपीजीए आयपी कोर रीसेट करत आहे Intel MAX 10 उपकरणासाठी समर्थन समाविष्ट करण्यासाठी विभाग.
2019.05.17	19.1	अद्यतनित केले चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी कोर रीसेट करत आहे IP कोर इन्स्टंटिएशन मार्गदर्शक तत्त्वांशी संबंधित दुसरी टीप जोडण्यासाठी विषय.
2019.02.19	18.1	मध्ये Intel MAX 10 उपकरणांसाठी समर्थन जोडले आयपी कोर आणि समर्थित उपकरणे टेबल
2018.12.24	18.1	जोडले चिप आयडी इंटेल एफपीजीए आयपी कोर वापरकर्ता मार्गदर्शक संग्रहण विभाग  संबंधित समर्थित उपकरणांवर अधिक तपशील प्रदान करण्यासाठी दस्तऐवजाची पुनर्रचना केली.
2018.06.08	18.0	रीड पोर्ट वर्णन अद्यतनित केले. रीसेट पोर्ट वर्णन अद्यतनित केले.
2018.05.07	18.0	चिप आयडी इंटेल स्ट्रॅटिक्स 10 एफपीजीए आयपी आयपी कोरसाठी रेडिड पोर्ट जोडले.

 

तारीख	आवृत्ती	बदल
डिसेंबर २०२०	2017.12.11	पासून अद्यतनित दस्तऐवज शीर्षक अल्टेरा युनिक चिप आयडी आयपी कोर वापरकर्ता मार्गदर्शक. जोडले डिव्हाइस समर्थन विभाग  कडून एकत्रित आणि जोडलेली माहिती Altera Arria 10 अद्वितीय चिप आयडी आयपी कोर वापरकर्ता मार्गदर्शक आणि Stratix 10 अद्वितीय चिप आयडी आयपी कोर वापरकर्ता मार्गदर्शक. इंटेलला रीब्रँड केले. अपडेट केले कार्यात्मक वर्णन. Intel Cyclone 10 GX डिव्हाइस समर्थन जोडले.
2016 मे	2016.05.02	मानक IP कोर माहिती काढून टाकली आणि क्वार्टस प्राइम हँडबुकची लिंक जोडली. Arria 10 डिव्हाइस समर्थन बद्दल अद्यतनित टीप.
सप्टेंबर, २०२०	2014.09.02	• “Altera Unique Chip ID” IP कोरचे नवीन नाव प्रतिबिंबित करण्यासाठी दस्तऐवज शीर्षक अद्यतनित केले.

तारीख	आवृत्ती	बदल
ऑगस्ट, 2014	2014.08.18	लेगसी पॅरामीटर एडिटरसाठी अपडेट केलेल्या पॅरामीटरायझेशन पायऱ्या. जोडलेले लक्षात ठेवा की हा IP कोर Arria 10 डिझाइनला समर्थन देत नाही.
जून, 2014	2014.06.30	आयपी कॅटलॉगसह मेगाविझार्ड प्लग-इन व्यवस्थापक माहिती बदलली. IP कोर अपग्रेड करण्याबद्दल मानक माहिती जोडली. मानक स्थापना आणि परवाना माहिती जोडली. कालबाह्य डिव्हाइस समर्थन स्तर माहिती काढली. आयपी कोअर उपकरण समर्थन आता आयपी कॅटलॉग आणि पॅरामीटर एडिटरमध्ये उपलब्ध आहे.
सप्टेंबर, २०२०	2013.09.20	“FPGA उपकरणाचा चिप आयडी मिळवणे” याला “FPGA उपकरणाचा अद्वितीय चिप आयडी प्राप्त करणे” या शब्दात अद्यतनित केले.
मे, 2013	1.0	प्रारंभिक प्रकाशन.

अभिप्राय पाठवा

कागदपत्रे / संसाधने

इंटेल चिप आयडी एफपीजीए आयपी कोर [pdf] वापरकर्ता मार्गदर्शक चिप आयडी एफपीजीए आयपी कोर, चिप आयडी, एफपीजीए आयपी कोर, आयपी कोर

संदर्भ

• वापरकर्ता मॅन्युअल