इंटेल इंटरलेकन 2रा जनरल एफपीजीए आयपी रिलीझ नोट्स
इंटरलेकन (दुसरी पिढी) Intel® FPGA IP रिलीज नोट्स
विशिष्ट IP कोर आवृत्तीसाठी रिलीझ टीप उपलब्ध नसल्यास, IP कोरमध्ये त्या आवृत्तीमध्ये कोणतेही बदल नाहीत. v18.1 पर्यंतच्या IP अपडेट रिलीझच्या माहितीसाठी, Intel Quartus Prime Design Suite Update Release Notes पहा. Intel® FPGA IP आवृत्त्या v19.1 पर्यंत Intel Quartus® Prime Design Suite सॉफ्टवेअर आवृत्त्यांशी जुळतात. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 मध्ये प्रारंभ करून, इंटेल FPGA IP मध्ये नवीन आवृत्ती योजना आहे. Intel FPGA IP आवृत्ती (XYZ) क्रमांक प्रत्येक इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्तीसह बदलू शकतो. यामध्ये बदल:
- X हे IP चे मोठे पुनरावृत्ती सूचित करते. तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअर अपडेट केल्यास, तुम्ही आयपी पुन्हा निर्माण करणे आवश्यक आहे.
- Y सूचित करते की IP मध्ये नवीन वैशिष्ट्ये समाविष्ट आहेत. या नवीन वैशिष्ट्यांचा समावेश करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- Z सूचित करते की IP मध्ये किरकोळ बदल समाविष्ट आहेत. हे बदल समाविष्ट करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- इंटेल क्वार्टस प्राइम डिझाईन सूट अपडेट रिलीझ नोट्स
- इंटरलेकन (दुसरी पिढी) इंटेल एफपीजीए आयपी वापरकर्ता मार्गदर्शक
- नॉलेज बेसमधील इंटरलेकन (दुसरी पिढी) इंटेल एफपीजीए आयपीसाठी त्रुटी
- इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 एफपीजीए आयपी डिझाइन उदाampवापरकर्ता मार्गदर्शक
- इंटरलेकन (दुसरी पिढी) इंटेल एजिलेक्स एफपीजीए आयपी डिझाइन उदाampवापरकर्ता मार्गदर्शक
- इंटेल एफपीजीए आयपी कोरचा परिचय
इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP v2
तक्ता 1. v20.0.0 2020.10.05
इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
20.3 |
25.78125 Gbps डेटा दरासाठी समर्थन जोडले. | — |
सुधारित डेटा दर समर्थन 25.3 Gbps वरून 25.28 Gbps आणि 25.8 Gbps ते 25.78125 Gbps. |
— |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP v2
तक्ता 2. v19.3.0 2020.06.22
इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
19.3.0 |
IP आता इंटरलेकन लुक-साइड वैशिष्ट्यास समर्थन देते. | — |
नवीन जोडले इंटरलेकन लुक-साइड मोड सक्षम करा आयपी पॅरामीटर एडिटरमधील पॅरामीटर. | तुम्ही इंटरलेकन लुक-साइड मोडमध्ये IP कॉन्फिगर करू शकता. | |
हस्तांतरण मोड निवड इंटेल क्वार्टस प्राइम सॉफ्टवेअरच्या वर्तमान आवृत्तीमधून पॅरामीटर काढला आहे. |
— |
|
एच-टाइल आणि ई-टाइल (NRZ मोड) IP कोर भिन्नता मध्ये लेन 12.5 च्या संख्येसाठी 10 Gbps डेटा दर समर्थन जोडले. |
— |
|
IP वरून खालील सिग्नल काढले:
• rx_pma_डेटा • tx_pma_data • itx_भूक लागली आहे • itx_भूक लागली आहे |
— |
|
खालील नवीन सिग्नल जोडले:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
नोंदणी नकाशावरून खालील दोन ऑफसेट काढले:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
डिझाइनची हार्डवेअर चाचणी उदाample आता Intel Agilex™ उपकरणांसाठी उपलब्ध आहे. | आपण डिझाइन माजी चाचणी करू शकताampइंटेल एजिलेक्स एफ-सीरीज ट्रान्ससीव्हर-एसओसी डेव्हलपमेंट किटवर. | |
तुम्ही इंटेल स्ट्रॅटिक्स® 2 एच-टाइल किंवा ई-टाइल डिव्हाइसला टार्गेट करणार्या तुमच्या इंटरलेकन (10 रा जनरेशन) आयपी उदाहरणासाठी डेटा रेट आणि ट्रान्सीव्हर संदर्भ घड्याळ वारंवारता बदलू शकता. डेटा दर कसा बदलायचा याच्या माहितीसाठी या KDB चा संदर्भ घ्या. |
तुम्ही टाइल्सवर अवलंबून डेटा दर सानुकूलित करू शकता. |
इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP v2
तक्ता 3. v19.2.1 2019.09.27
इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
19.3 |
ई-टाइल ट्रान्सीव्हर्ससह इंटेल एजिलेक्स उपकरणांसाठी सार्वजनिक प्रकाशन. | — |
इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 एफपीजीए आयपीचे इंटरलेकन (दुसरी पिढी) इंटेल एफपीजीए आयपी असे नामकरण केले |
— |
इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 FPGA IP v10 अपडेट 18.1
तक्ता 4. आवृत्ती 18.1 अपडेट 1 2019.03.15
वर्णन | प्रभाव |
मल्टी-सेगमेंट मोड समर्थन जोडले. | — |
जोडले विभागांची संख्या पॅरामीटर | — |
• खालीलप्रमाणे लेन आणि डेटा दर संयोजनासाठी समर्थन जोडले:
— इंटेल स्ट्रॅटिक्स 10 एल-टाइल उपकरणांसाठी: • 4/12.5/25.3 Gbps लेन दरांसह 25.8 लेन • 8 Gbps लेन दरांसह 12.5 लेन - इंटेल स्ट्रॅटिक्स 10 एच-टाइल उपकरणांसाठी: • 4/12.5/25.3 Gbps लेन दरांसह 25.8 लेन • 8/12.5/25.3 Gbps लेन दरांसह 25.8 लेन • 10/25.3 Gbps लेन दरांसह 25.8 लेन — इंटेल स्ट्रॅटिक्स 10 ई-टाइल (NRZ) उपकरणांसाठी: • 4/6.25/12.5/25.3 Gbps लेन दरांसह 25.8 लेन • 8/12.5/25.3 Gbps लेन दरांसह 25.8 लेन • 10/25.3 Gbps लेन दरांसह 25.8 लेन • 12 Gbps लेन दरासह 10.3125 लेन |
— |
• खालील नवीन ट्रान्समिट यूजर इंटरफेस सिग्नल जोडले:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
• खालील नवीन प्राप्तकर्ता वापरकर्ता इंटरफेस सिग्नल जोडले:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err |
— |
इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 FPGA IP v10
तक्ता 5. आवृत्ती 18.1 2018.09.10
वर्णन | प्रभाव | नोट्स |
म्हणून दस्तऐवज टाइलचे नाव बदलले इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 FPGA IP वापरकर्ता मार्गदर्शक |
— |
— |
इंटरलेकन (दुसऱ्या जनरेशन) आयपी कोरसाठी VHDL सिम्युलेशन मॉडेल आणि टेस्टबेंच समर्थन जोडले. |
— |
— |
आयपी कोरमध्ये खालील नवीन रजिस्टर जोडले: | ||
• TX_READY_XCVR | ||
• RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ राज्य |
— | हे रजिस्टर्स फक्त इंटेल स्ट्रॅटिक्स 10 ई-टाइल डिव्हाईस व्हेरिएशनमध्ये उपलब्ध आहेत. |
• ILKN_FEC_XCODER_RX_ILLEGAL_ राज्य |
इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP v2
तक्ता 6. आवृत्ती 18.0.1 जुलै 2018
वर्णन | प्रभाव | नोट्स |
ई-टाइल ट्रान्सीव्हर्ससह इंटेल स्ट्रॅटिक्स 10 उपकरणांसाठी समर्थन जोडले. |
— |
— |
PAM53.125 मोडमध्ये Intel Stratix 10 E-Tile उपकरणांसाठी 4 Gbps डेटा दर समर्थन जोडले. |
— |
— |
PAM10 मोडमध्ये Intel Stratix 4 E-Tile उपकरणांसाठी क्लॉक सिग्नल mac_clkin जोडले |
— |
— |
इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP v2
तक्ता 7. आवृत्ती 18.0 मे 2018
वर्णन | प्रभाव | नोट्स |
इंटेल रीब्रँडिंगनुसार इंटरलेकन आयपी कोर (दुसरी जनरेशन) चे इंटरलेकन (दुसरी पिढी) इंटेल FPGA IP असे नामकरण केले. |
— |
— |
लेन 25.8 आणि 6 साठी 12 Gbps डेटा दर समर्थन जोडले. |
— |
— |
Cadence Xcelium* समांतर सिम्युलेटरसाठी समर्थन जोडले. |
— |
— |
इंटरलेकन आयपी कोर (दुसरी पिढी) v2
तक्ता 8. आवृत्ती 17.1 नोव्हेंबर 2017
वर्णन | प्रभाव | नोट्स |
इंटेल एफपीजीए आयपी लायब्ररीमध्ये प्रारंभिक प्रकाशन. | — | — |
संबंधित माहिती
इंटरलेकन आयपी कोर (दुसरी पिढी) वापरकर्ता मार्गदर्शक
इंटरलेकन (दुसरी पिढी) इंटेल एफपीजीए आयपी वापरकर्ता मार्गदर्शक संग्रहण
क्वार्टस आवृत्ती | आयपी कोर आवृत्ती | वापरकर्ता मार्गदर्शक |
20.2 | 19.3.0 | इंटरलेकन (दुसरी पिढी) FPGA IP वापरकर्ता मार्गदर्शक |
19.3 | 19.2.1 | इंटरलेकन (दुसरी पिढी) FPGA IP वापरकर्ता मार्गदर्शक |
19.2 | 19.2 | इंटरलेकन (दुसरी पिढी) FPGA IP वापरकर्ता मार्गदर्शक |
18.1.1 | 18.1.1 | इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 FPGA IP वापरकर्ता मार्गदर्शक |
18.1 | 18.1 | इंटरलेकन (दुसरी पिढी) इंटेल स्ट्रॅटिक्स 2 FPGA IP वापरकर्ता मार्गदर्शक |
18.0.1 | 18.0.1 | इंटरलेकन (दुसरी पिढी) FPGA IP वापरकर्ता मार्गदर्शक |
18.0 | 18.0 | इंटरलेकन (दुसरी पिढी) इंटेल एफपीजीए आयपी वापरकर्ता मार्गदर्शक |
17.1 | 17.1 | इंटरलेकन आयपी कोर (दुसरी पिढी) वापरकर्ता मार्गदर्शक |
IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्या v19.1 पर्यंतच्या समान आहेत. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 किंवा नंतरच्या आवृत्तीवरून, आयपी कोरमध्ये नवीन आयपी आवृत्ती योजना आहे. IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
कागदपत्रे / संसाधने
![]() |
इंटेल इंटरलेकन 2रा जनरल एफपीजीए आयपी रिलीझ नोट्स [pdf] सूचना इंटरलेकन 2रा जनरल एफपीजीए आयपी रिलीझ नोट्स, इंटरलेकन 2रा जनरल, एफपीजीए आयपी रिलीझ नोट्स |