intel AN 951 Stratix 10 IO लिमिटेड FPGA डिझाइन मार्गदर्शक तत्त्वे
परिचय
हा दस्तऐवज Intel® Stratix® 10 I/O Limited (IOL) FPGAs साठी विशिष्‍ट डिझाईन मार्गदर्शक तत्त्वे प्रदान करतो जे -NL ने समाप्त होणार्‍या भाग क्रमांक (OPN) ऑर्डर करून नियुक्त केले जातात. I/O लिमिटेड FPGAs ट्रान्सीव्हर वापर मर्यादित करतात जसे की वन-वे एकूण बँडविड्थ ≤499 Gbps आणि GPIO वापर ≤700 I/O पिन पर्यंत असते. ग्राहकांना ही उपकरणे उपयुक्त वाटू शकतात जिथे निर्यात प्रतिबंध ट्रान्सीव्हर आणि I/O वापरासह FPGA चा वापर मर्यादित करतात. अन्यथा निर्दिष्ट केल्याशिवाय, Intel Stratix 10 I/O Limited FPGAs मानक Intel Stratix 10 FPGAs प्रमाणेच वागतात. हा दस्तऐवज Intel Quartus® Prime सॉफ्टवेअर आवृत्ती 21.1 वर आधारित आहे.
ओव्हरview
Intel Stratix 10 I/O Limited (IOL) FPGAs ऑर्डरिंग पार्ट नंबर्स (OPN) सह नियुक्त केले जातात जे -NL प्रत्यय सह समाप्त होतात.
इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये GPIO, LVDS आणि ट्रान्सीव्हर वापर मर्यादित करण्यासाठी Intel Stratix 10 IOL FPGAs वर निर्बंध आहेत.
खालील तक्ता Intel Stratix 10 IOL FPGAs आणि Intel Stratix 10 मानक OPN FPGAs साठी वैशिष्ट्य समर्थन दर्शविते.
तक्ता 1. इंटेल स्ट्रॅटिक्स 10 I/O लिमिटेड डिव्हाइस आणि इंटेल स्ट्रॅटिक्स 10 मानक डिव्हाइस वैशिष्ट्य तुलना:
| वैशिष्ट्य | पॅरामीटर | मानक डिव्हाइस | I/O मर्यादित उपकरण |
| कॉन्फिगरेशन | योजना | कोणतीही कार्यक्षमता किंवा कार्यप्रदर्शन फरक नसलेल्या सर्व योजनांना समर्थन द्या. | |
| प्रोग्रामिंग file सुसंगतता | (1) | (1) | |
| GPIO आणि LVDS | कमाल I/O पिन काउंट वापर (2) (3) | >700 पिन (4) | ≤700 पिन |
| ट्रान्सीव्हर | कमाल बँडविड्थ वापर (5) | >499 Gbps | ≤499 Gbps |
| डायनॅमिक पुनर्रचना | होय | हो (6) | |
| टीप: Fer. पहा डिव्हाइस कॉन्फिगरेशन मार्गदर्शक तत्त्वे तपशीलासाठी विषय.
2. इंटेल क्वार्टस प्राइम सॉफ्टवेअर IOL निर्बंधाद्वारे GPIO आणि LVDS पिन संख्या 700 पिनपर्यंत मर्यादित आहेत. LVDS पिन संख्या प्रति जोडी 2 पिन आहे. 3. I/O पिन मोजणीमध्ये सामान्य उद्देश I/O, LVDS I/O आणि उच्च व्हॉल्यूम समाविष्ट आहेtage I/O. 4. कमाल I/O पिन संख्या उपलब्धता डिव्हाइस पॅकेज निवडीवर अवलंबून असते. 5. इंटेल क्वार्टस प्राइम सॉफ्टवेअर बँडविड्थ गणनेच्या तपशीलांसाठी, पहा ट्रान्सीव्हर बँडविड्थ गणना विषय 6. डायनॅमिक रीकॉन्फिगरेशन सक्षम केल्याने इंटेल क्वार्टस प्राइम सॉफ्टवेअर IOL निर्बंधांनुसार ट्रान्सीव्हर कमाल बँडविड्थ कमी होते. चा संदर्भ घ्या डायनॅमिक पुनर्रचना स्थिती मध्ये विभाग ट्रान्सीव्हर बँडविड्थ गणना अधिक माहितीसाठी विषय. |
|||
उपलब्ध डिव्हाइस पर्याय आणि ऑर्डरिंग भाग क्रमांक
हा विषय उपलब्ध डिव्हाइस पर्याय आणि त्यांच्या संबंधित ऑर्डरिंग कोडमधील मॅपिंग स्पष्ट करतो आणि I/O लिमिटेड (IOL) आणि मानक ऑर्डरिंग कोड यांच्यातील तुलना दर्शवितो.
आकृती 1. एसample ऑर्डरिंग कोड आणि Intel Stratix 10 FPGAs साठी पर्यायी NL सफिक्ससह उपलब्ध पर्याय
खालील तक्ता Intel Stratix 10 IOL FPGA ऑर्डरिंग पार्ट क्रमांक (OPN) आणि समतुल्य इंटेल स्ट्रॅटिक्स 10 मानक उपकरण OPN दाखवते. या सारणीमध्ये सूचीबद्ध नसलेल्या डिव्हाइसेस ऑर्डर करण्याच्या माहितीसाठी, आपल्या इंटेल प्रतिनिधीशी संपर्क साधा.
तक्ता 2. इंटेल स्ट्रॅटिक्स 10 I/O लिमिटेड (IOL) FPGA OPN आणि समतुल्य मानक FPGA OPN
| प्रकार | मानक FPGA OPN | I/O लिमिटेड FPGA OPN |
| GX | 1SG040HH2F35I2VG | 1SG040HH2F35I2VGNL |
| 1SG065HH2F35I2LG | 1SG065HH2F35I2LGNL | |
| 1SG110HN2F43E2VG | 1SG110HN2F43E2VGNL | |
| 1SG110HN2F43I2VG | 1SG110HN2F43I2VGNL | |
| 1SG166HN2F43I2VG | 1SG166HN2F43I2VGNL | |
| 1SG280LN2F43I2LG | 1SG280LN2F43I2LGNL | |
| 1SG280HN2F43I2VG | 1SG280HN2F43I2VGNL | |
| 1SG280HN2F43I2LG | 1SG280HN2F43I2LGNL | |
| TX | 1ST040EH2F35I2LG | 1ST040EH2F35I2LGNL |
| 1ST110EN2F43I2VG | 1ST110EN2F43I2VGNL | |
| 1ST110EN2F43I2LG | 1ST110EN2F43I2LGNL | |
| DX | 1SD110PJ2F43E2VG | 1SD110PJ2F43E2VGNL |
इंटेल क्वार्टस प्राइम सॉफ्टवेअर मार्गदर्शक तत्त्वे
Intel Stratix 21.1 I/O Limited (IOL) FPGAs लक्ष्यित डिझाइन संकलित करण्यासाठी तुम्ही इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअर आवृत्ती 10 किंवा नंतर वापरणे आवश्यक आहे.
खालील विषय इंटेल स्ट्रॅटिक्स 10 मानक OPN FPGAs आणि Intel Stratix 10 IOL FPGAs दरम्यान इंटेल क्वार्टस प्राइम डिझाइन्सचे स्थलांतर करण्यासाठी आणि इंटेल क्वार्टस प्राइम सॉफ्टवेअर पॅच सुसंगततेसाठी मार्गदर्शन प्रदान करतात.
डिझाइन मायग्रेशन
मानक Intel Stratix 10 FPGA आणि Intel Stratix 10 I/O Limited (IOL) FPGA मधील डिझाइन स्थलांतरित करण्याच्या दोन पद्धती आहेत.
डिझाइन स्थलांतर पद्धत 1: डिव्हाइस OPN बदला
- इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, असाइनमेंट्स ➤ डिव्हाइसवर क्लिक करा आणि तुमचे लक्ष्यित डिव्हाइस निवडा.
- तुमच्याकडे स्थान बदलण्याची आणि इच्छित असल्यास असाइनमेंट पिन करण्याची लवचिकता आहे. इंटेल क्वार्टस प्राइम सॉफ्टवेअरने लोकेशन आणि I/O असाइनमेंट काढून टाकण्यासाठी प्रॉम्प्ट केल्यावर होय वर क्लिक करा किंवा तुमच्या विद्यमान असाइनमेंट ठेवण्यासाठी नाही वर क्लिक करा.
आकृती 2. स्थान आणि I/O असाइनमेंट काढण्यासाठी डायलॉग बॉक्स
डिझाईन माइग्रेशन पद्धत 2: मायग्रेशन यूजर इंटरफेस वापरा
मायग्रेशन युजर इंटरफेस उपकरणाची सुसंगतता तपासण्यात मदत करतो आणि तुलना सारणी प्रदान करतो—पिन मायग्रेशनमधून प्रवेश करता येतो. View पिन प्लॅनरमध्ये — स्थलांतरासाठी निवडलेल्या उपकरणांमधील स्थलांतर परिणाम दर्शवित आहे.
- इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, असाइनमेंट्स ➤ डिव्हाइसवर क्लिक करा.
- डिव्हाइस विंडोच्‍या तळाशी उजवीकडे माइग्रेशन डिव्हाइसेस बटणावर क्लिक करा.
आकृती 3. Exampडिव्हाइस डायलॉग बॉक्सचे le
- मायग्रेशन डिव्हाइसेस डायलॉग बॉक्समध्ये, तुम्ही लक्ष्य करू इच्छित असलेले सुसंगत स्थलांतरण डिव्हाइस निवडा.
आकृती 4. Exampमायग्रेशन डिव्हाइसेस डायलॉग बॉक्सचे le
- पिन स्थलांतर View पिन प्लॅनरमध्ये उपलब्ध आहे, आणि स्थलांतर उपकरणांमधील तुलना सुलभ करते; हे खालील माहिती प्रदान करते:
- पिन नंबर
- स्थलांतर साधने
- पिन शोधक
- स्थलांतर परिणाम
- फक्त हायलाइट केलेल्या पिन दाखवा
- स्थलांतर फरक दर्शवा
- निर्यात करा
- स्तंभ दाखवा
पिन स्थलांतर उघडा View पिन प्लॅनरमध्ये, क्लिक करून View ➤ स्थलांतर विंडो पिन करा. तुम्ही पिन माइग्रेशनमध्ये तुमच्या निवडीवर उजवे-क्लिक करून तपशीलवार माहिती मिळवू शकता View.
आकृती 5. Exampपिन स्थलांतराचा le View
इंटेल क्वार्टस प्राइम सॉफ्टवेअर पॅच सुसंगतता
मानक OPN सह Intel Stratix 10 FPGAs साठी इंटेल क्वार्टस प्राइम सॉफ्टवेअर पॅच Intel Stratix 10 I/O Limited (IOL) FPGAs शी सुसंगत नाही, जोपर्यंत पॅच समर्थन निर्दिष्ट करत नाही.
Intel Stratix 10 IOL FPGAs साठी इंटेल क्वार्टस प्राइम सॉफ्टवेअर पॅचची विनंती करण्यासाठी, माय इंटेल सपोर्टशी संपर्क साधा.
संबंधित इंटेल क्वार्टस प्राइम सॉफ्टवेअर त्रुटी संदेश
Intel Stratix 10 I/O Limited FPGAs लक्ष्यित डिझाइन्स संकलित करताना, तुम्हाला खाली दाखवल्याप्रमाणे संकलन त्रुटी संदेश येऊ शकतात.
तक्ता 3. संबंधित इंटेल क्वार्टस प्राइम सॉफ्टवेअर त्रुटी संदेश
| इंटेल क्वार्टस प्राइम सॉफ्टवेअर त्रुटी संदेश | संदर्भ |
| हे डिझाइन जास्तीत जास्त 700 वापरकर्ता-IO साठी प्रतिबंधित असलेले उपकरण वापरते. सध्या,I/O पिन संख्या> वापरले जात आहेत!” | > 700 पिन वापरासाठी त्रुटी संदेश |
| वर्तमान साधनडिव्हाइस OPN>चा डेटा-दर 499Gbps पेक्षा जास्त असू शकत नाही. डिझाइनचा TX डेटा- दर आहेTX संचयी डेटा-दर>, आणि RX डेटा-दर आहेRX संचयी डेटा-दर>. | कमाल ट्रान्सीव्हरपेक्षा जास्त डिझाइनसाठी त्रुटी संदेश बँडविड्थ |
डिव्हाइस मार्गदर्शक तत्त्वे
Intel Stratix 10 I/O Limited (IOL) FPGAs इंटेल स्ट्रॅटिक्स 10 मानक OPN FPGAs प्रमाणेच डिव्हाइस कॉन्फिगरेशन योजनांना समर्थन देतात. Intel Stratix 10 IOL FPGA वर यशस्वी डिझाइन संकलन सुनिश्चित करण्यासाठी खालील विषय GPIO, LVDS आणि ट्रान्सीव्हर वैशिष्ट्ये कॉन्फिगर करण्यासाठी मार्गदर्शक तत्त्वे प्रदान करतात.
डिव्हाइस कॉन्फिगरेशन मार्गदर्शक तत्त्वे
Intel Stratix 10 I/O Limited (IOL) FPGAs मध्ये अद्वितीय डिव्हाइस आयडी आहेत जे अनधिकृत प्रोग्रामिंग लोड होण्यापासून रोखण्यासाठी डिव्हाइस फर्मवेअर नियंत्रित करतात files.
प्रोग्रामिंग File सुसंगतता
खालील सारणी प्रोग्रामिंग दर्शवते file मानक OPN उपकरणे आणि समतुल्य IOL OPN उपकरणांमधील सुसंगतता. जर तुम्ही मानक OPN डिव्हाइस आणि एक सुसंगत IOL OPN डिव्हाइस दोन्हीसाठी समान डिझाइन लक्ष्यित केले, तर तुम्ही फक्त IOL OPN वापरून डिझाइन संकलित करणे निवडू शकता.
तक्ता 4. प्रोग्रामिंग File मानक OPN सह इंटेल स्ट्रॅटिक्स 10 FPGA आणि IOL OPN सह इंटेल स्ट्रॅटिक्स 10 I/O लिमिटेड FPGA मधील सुसंगतता
| इंटेल स्ट्रॅटिक्स 10 मानक डिव्हाइस | इंटेल स्ट्रॅटिक्स 10 I/O लिमिटेड डिव्हाइस | |
| प्रोग्रामिंग file I/O लिमिटेड OPN सह व्युत्पन्न | होय | होय |
| प्रोग्रामिंग file मानक OPN सह व्युत्पन्न | होय | नाही |
.SOF प्रोग्रामिंग वरून डिव्हाइस OPN ओळखण्याची पद्धत File
खालील पायर्‍या तुम्हाला दिलेले .SOF हे निर्धारित करण्यास अनुमती देतात file मानक OPN सह Intel Stratix 10 FPGA किंवा IOL OPN सह Intel Stratix 10 FPGA ला लक्ष्य करते.
- इंटेल क्वार्टस प्राइम सॉफ्टवेअर कमांड-लाइन इंटरफेसवर जा.
- .SOF शोधण्यासाठी कार्यरत निर्देशिका बदला file: $cdfile_directory>
- quartus_pfg कमांड टाईप करा आणि चालवा: $ quartus_pfg -ifileनाव>.sof
- प्रदर्शित संदेशामध्ये, डिव्हाइस शोधा: .
खालील आकृती एक माजी स्पष्ट करतेampप्रदर्शित इंटेल क्वार्टस प्राइम सॉफ्टवेअर संदेशाचा le. लक्ष्यित Intel Stratix 10 I/O Limited FPGA चा भाग क्रमांक NL ने समाप्त होतो.
आकृती 6. Examp.SOF मध्ये IOL OPN दर्शविणारा इंटेल क्वार्टस प्राइम सॉफ्टवेअर मेसेज File
डिव्हाइस आयडीवरील माहितीसाठी, इंटेल स्ट्रॅटिक्स 10 जे मधील डिव्हाइस आयडी पहाTAG सीमा-स्कॅन चाचणी वापरकर्ता मार्गदर्शक.
संबंधित माहिती
इंटेल स्ट्रॅटिक्स 10 जेTAG सीमा-स्कॅन चाचणी वापरकर्ता मार्गदर्शक
GPIO आणि LVDS मार्गदर्शक तत्त्वे
खालील विषय इनपुट/आउटपुट (I/O) संसाधन तुलना आणि डिझाइन स्थलांतर मार्गदर्शक तत्त्वे प्रदान करतात.
मानक OPN आणि IOL OPN डिव्हाइसेसमधील I/O संसाधन तुलना
खालील तक्ता Intel Stratix 10 मानक OPN आणि Intel Stratix 10 I/O Limited (IOL) OPN FPGA ची तुलना करते.
तक्ता 5. इंटेल स्ट्रॅटिक्स 10 स्टँडर्ड ओपीएन आणि आय/ओ लिमिटेड ओपीएन एफपीजीए मधील समानता आणि फरक
| आयटम | समानता | फरक |
| I/O वैशिष्ट्य | I/O वैशिष्ट्ये समान आहेत. (1) | काहीही नाही |
| पिन फंक्शन | इंटेल स्ट्रॅटिक्स 10 डिव्हाइस पिन-आउटमध्ये वर्णन केलेल्या पॉवर आणि कॉन्फिगरेशन पिनसह सर्व पिन कार्ये files एकसारखे आहेत. (2) | काहीही नाही |
| I/O वापर मर्यादा | F35 आणि F43 पॅकेजेससाठी, एकूण I/O मोजणी वापर मर्यादा मानक OPN आणि IOL OPN डिव्हाइसेसमध्ये समान आहेत, कारण दोन्हीकडे फक्त <700 I/O पिन आहेत. | F50, F55 आणि F74 पॅकेजेससाठी (3) एकूण I/O वापर IOL OPN साठी कमाल 700 पिनपर्यंत मर्यादित आहे. 700 I/O पिन हे पिन-आउटमध्ये सूचीबद्ध केलेले कोणतेही पिन संयोजन असू शकतात file. मानक OPN डिव्हाइसेसमध्ये 700 पेक्षा जास्त पिन वापरणाऱ्या डिझाइनसाठी, एकूण I/O संख्या कमी करणे आवश्यक आहे
IOL डिव्हाइसमध्ये बसण्यासाठी ≤700. |
| टीप: 1. पहा इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक Intel Stratix 10 I/O वैशिष्ट्यांबद्दल माहितीसाठी.
2. पहा इंटेल® स्ट्रॅटिक्स® 10 डिव्हाइस पिन-आउट Files. 3. F10, F50 आणि F55 पॅकेज पर्यायांसह Intel Stratix 74 IOL FPGAs सध्या उपलब्ध नाहीत. माहितीसाठी, तुमच्या इंटेल प्रतिनिधीशी संपर्क साधा. |
||
डिझाइन मायग्रेशन
मोठ्या I/O युटिलायझेशन काउंटवरून कमी I/O युटिलायझेशन काउंटमध्ये डिझाईन स्थलांतरित करताना, तुम्ही एकूण डिव्हाइस पॉवर आणि पिन कनेक्शन बदलांचे मूल्यांकन केले पाहिजे.
एकूण डिव्हाइस उर्जा वापर
डिझाईनमधील I/O वापरावर डिव्हाइसचा वीज वापर अवलंबून असतो. स्टँडर्ड OPN वरून I/O Limited (IOL) OPN डिव्‍हाइसेसवर डिझाईन स्थलांतरित केल्‍यानंतर I/O वापर बदलतो, तुम्ही इंटेल क्वार्टस प्राइम पॉवर विश्‍लेषक किंवा इंटेल FPGA पॉवर आणि थर्मल कॅल्क्युलेटर वापरून पॉवरच्‍या वापराचे मूल्यांकन केले पाहिजे.
संबंधित माहितीसाठी, पहा:
- Intel® FPGA पॉवर आणि थर्मल कॅल्क्युलेटर वापरकर्ता मार्गदर्शक
- इंटेल® क्वार्टस® प्राइम प्रो एडिशन वापरकर्ता मार्गदर्शक – पॉवर अॅनालिसिस आणि ऑप्टिमायझेशन
न वापरलेल्या पिनसाठी पिन कनेक्शन
स्टँडर्ड OPN वरून IOL OPN डिव्‍हाइसेसवर डिझाईन स्थलांतरित केल्‍यानंतर न वापरलेले I/O पिन असल्यास, इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये परिभाषित केल्यानुसार तुम्ही न वापरलेले पिन जोडले पाहिजेत. खालील चरण ही प्रक्रिया स्पष्ट करतात:
- इंटेल क्वार्टस प्राइम सॉफ्टवेअरमधील प्रोजेक्ट नेव्हिगेटरमध्ये, OPN वर उजवे-क्लिक करा आणि नंतर डिव्हाइसवर क्लिक करा.
आकृती 7. डिव्हाइस डायलॉग बॉक्स उघडत आहे
- डिव्हाइस डायलॉग बॉक्समध्ये, डिव्हाइस आणि पिन पर्याय बटणावर क्लिक करा.
आकृती 8. डिव्हाइस डायलॉग बॉक्समधील डिव्हाइस आणि पिन पर्याय बटण
- डिव्हाइस आणि पिन पर्याय डायलॉग बॉक्सच्या डाव्या बाजूला असलेल्या श्रेणी ट्रीमधील न वापरलेले पिन्स टॅबवर नेव्हिगेट करा. सर्व न वापरलेले पिन राखीव करा विभागातील ड्रॉपडाउन सूचीमधून तुमची पसंतीची सेटिंग निवडा.
आकृती 9. डिव्हाइस आणि पिन पर्याय डायलॉग बॉक्स
> 700 पिन वापरासाठी त्रुटी संदेश
जेव्हा डिझाईनमध्ये 700 पेक्षा जास्त I/O पिन असलेल्या पॅकेजसाठी I/O वापर 700 पेक्षा जास्त असतो, तेव्हा इंटेल क्वार्टस प्राइम सॉफ्टवेअर संकलनादरम्यान त्रुटी संदेश जारी करते.
त्रुटी संदेश: हे डिझाइन जास्तीत जास्त 700 वापरकर्ता-IO साठी प्रतिबंधित असलेले उपकरण वापरते. सध्या, वापरले जात आहेत! ”
ट्रान्सीव्हर मार्गदर्शक तत्त्वे
Intel Stratix 10 I/O Limited (IOL) FPGAs मध्ये अतिरिक्त Intel Quartus Prime Fitter प्लेसमेंट निर्बंध आहेत जे संबंधित TX संचयी डेटा दर आणि RX संचयी डेटा दर डिझाइनमध्ये वापरलेल्या सर्व ट्रान्सीव्हर चॅनेलवर 499 Gbps वर जास्तीत जास्त ट्रान्सीव्हर बँडविड्थ सेट करतात. संबंधित L/H/E/P-टाइल ट्रान्सीव्हर वापरकर्ता मार्गदर्शक आणि AN 778 मधील प्लेसमेंट मार्गदर्शक तत्त्वे मानक इंटेल स्ट्रॅटिक्स 10 आणि IOL इंटेल स्ट्रॅटिक्स 10 FPGA दोन्हीसाठी लागू होतात.
संबंधित माहितीसाठी, पहा:
- L- आणि H-Tile Transceiver PHY वापरकर्ता मार्गदर्शक
- ई-टाइल ट्रान्सीव्हर PHY वापरकर्ता मार्गदर्शक
इंटेल FPGA P-Tile Avalon Streaming IP for PCI Express Design Exampवापरकर्ता मार्गदर्शक - पी-टाइल Avalon® मेमरी-मॅप केलेले Intel® FPGA IP साठी PCI एक्सप्रेस* वापरकर्ता मार्गदर्शक
- AN 778: Intel® Stratix® 10 L-Tile/H-Tile Transceiver वापर
ट्रान्सीव्हर बँडविड्थ गणना
डिझाईनच्या TX संचयी डेटा दर आणि RX संचयी डेटा दरावर लागू केलेल्या प्रत्येक चॅनेलसाठी ट्रान्सीव्हर डेटा दर दोन मूळ PHY IP कॉन्फिगरेशनच्या अधीन आहे: सिग्नल मॉड्युलेशन मोड आणि डायनॅमिक रीकॉन्फिगरेशन स्थिती.
सिग्नल मॉड्युलेशन मोड
डीफॉल्टनुसार, मूळ PHY IP यासाठी नॉन-रिटर्न-टू-झिरो (NRZ) मॉड्यूलेशन लागू करते
तुम्ही पल्स निवडल्याशिवाय इलेक्ट्रिकल सिग्नलिंग-AmpETile मध्ये litude मॉड्युलेशन 4-स्तर (PAM4).
L-Tile आणि H-Tile मध्ये NRZ मॉड्युलेशन फक्त इलेक्ट्रिकल सिग्नलिंगसाठी आहे. जेव्हा एखादे चॅनल NRZ वापरते, तेव्हा डेटा दर मूल्य एकच चॅनेल म्हणून मोजले जाते; तथापि, जेव्हा लिंक PAM4 वापरते, तेव्हा डेटा दर मूल्य दोन चॅनेल म्हणून मोजले जाते जेव्हा ते दोन भौतिक चॅनेल वापरते.
ExampNRZ वापरून 10 Gbps चा एक चॅनेल आणि PAM56 सिग्नलिंग वापरून 4 Gbps एक लिंक वापरणार्‍या मॉडेलसाठी गणना करा:
बँडविड्थ = (10Gbps x 1 चॅनेल) + (56 Gbps x 2 चॅनेल) = 122 Gbps
डायनॅमिक पुनर्रचना स्थिती
L-Tile, H-Tile आणि E-Tile डिव्हाइसेससाठी, TX आणि RX डेटा रेटसाठी इंटेल क्वार्टस प्राइम सॉफ्टवेअरद्वारे वापरलेला डेटा दर ट्रान्सीव्हर डायनॅमिक रीकॉन्फिगरेशन वैशिष्ट्याच्या स्थितीच्या अधीन आहे. जेव्हा तुम्ही डायनॅमिक रीकॉन्फिगरेशन सक्षम केले नसेल, तेव्हा डेटा दर मूळ PHY IP मध्ये सेट केलेल्या डेटा रेट विशेषताद्वारे परिभाषित केला जातो. जेव्हा तुम्ही डायनॅमिक रीकॉन्फिगरेशन सक्षम केले असेल, तेव्हा डेटा दर L-Tile, H-Tile, किंवा E-Tile च्या वेगवान ट्रान्सीव्हर स्पेसिफिकेशननुसार चॅनेलच्या कमाल डेटा दराने परिभाषित केला जातो.
खालील व्याख्यांनुसार ट्रान्सीव्हर बँडविड्थ आणखी कमी केली जाते:
- एल-टाइल उपकरणांसाठी, इंटेल क्वार्टस प्राइम सॉफ्टवेअर ट्रान्सीव्हर स्पीड ग्रेड 2 वर चॅनेलचा कमाल डेटा दर लागू करते, कारण एल-टाइलमध्ये ट्रान्सीव्हर स्पीड ग्रेड 1 नाही.
- H-Tile आणि E-Tile उपकरणांसाठी, I/O Limited (IOL) OPN ट्रान्सीव्हर स्पीड ग्रेड 1 असला तरीही इंटेल क्वार्टस प्राइम सॉफ्टवेअर ट्रान्सीव्हर स्पीड ग्रेड 2 वर चॅनेलचा कमाल डेटा दर लागू करतो.
खालील तक्त्यामध्ये माजी दर्शविले आहेample जे L-Tile, H-Tile, किंवा E-Tile डिव्हाइसमध्ये सर्व चॅनेलवर 10 Gbps वापरते.
तक्ता 6. इंटेल क्वार्टस प्राइम सॉफ्टवेअर ट्रान्सीव्हर बँडविड्थ गणनेसाठी प्रति चॅनेल प्रभावी डेटा दर माजी सहample 10Gbps नेटिव्ह PHY IP
| डायनॅमिक पुनर्रचना स्थिती | |||||||
| अक्षम करा | सक्षम करा | ||||||
| चॅनल स्थान | प्रति चॅनेल लागू डेटा दर (Gbps) | चॅनल स्थान | प्रति चॅनेल लागू डेटा दर (Gbps) | ||||
| L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | ||
| 23 | 10 | 10 | 10 / 20 | 23 | 17.4 | 17.4 | 28.9 / 57.4 |
| 22 | 10 | 10 | 10 / 20 | 22 | 26.6 | 28.3 | 28.9 / 57.4 |
| 21 | 10 | 10 | 10 / 20 | 21 | 26.6 | 28.3 | 28.9 / 57.4 |
| 20 | 10 | 10 | 10 / 20 | 20 | 17.4 | 17.4 | 28.9 / 57.4 |
| 19 | 10 | 10 | 10 / 20 | 19 | 26.6 | 28.3 | 28.9 / 57.4 |
| 18 | 10 | 10 | 10 / 20 | 18 | 26.6 | 28.3 | 28.9 / 57.4 |
| 17 | 10 | 10 | 10 / 20 | 17 | 17.4 | 17.4 | 28.9 / 57.4 |
| 16 | 10 | 10 | 10 / 20 | 16 | 26.6 | 28.3 | 28.9 / 57.4 |
| 15 | 10 | 10 | 10 / 20 | 15 | 26.6 | 28.3 | 28.9 / 57.4 |
| 14 | 10 | 10 | 10 / 20 | 14 | 17.4 | 17.4 | 28.9 / 57.4 |
| 13 | 10 | 10 | 10 / 20 | 13 | 26.6 | 28.3 | 28.9 / 57.4 |
| 12 | 10 | 10 | 10 / 20 | 12 | 26.6 | 28.3 | 28.9 / 57.4 |
| 11 | 10 | 10 | 10 / 20 | 11 | 17.4 | 17.4 | 28.9 / 57.4 |
| 10 | 10 | 10 | 10 / 20 | 10 | 26.6 | 28.3 | 28.9 / 57.4 |
| 9 | 10 | 10 | 10 / 20 | 9 | 26.6 | 28.3 | 28.9 / 57.4 |
| 8 | 10 | 10 | 10 / 20 | 8 | 17.4 | 17.4 | 28.9 / 57.4 |
| चालू ठेवले… | |||||||
| डायनॅमिक पुनर्रचना स्थिती | |||||||
| अक्षम करा | सक्षम करा | ||||||
| चॅनल स्थान | प्रति चॅनेल लागू डेटा दर (Gbps) | चॅनल स्थान | प्रति चॅनेल लागू डेटा दर (Gbps) | ||||
| L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | ||
| 7 | 10 | 10 | 10 / 20 | 7 | 26.6 | 28.3 | 28.9 / 57.4 |
| 6 | 10 | 10 | 10 / 20 | 6 | 26.6 | 28.3 | 28.9 / 57.4 |
| 5 | 10 | 10 | 10 / 20 | 5 | 17.4 | 17.4 | 28.9 / 57.4 |
| 4 | 10 | 10 | 10 / 20 | 4 | 26.6 | 28.3 | 28.9 / 57.4 |
| 3 | 10 | 10 | 10 / 20 | 3 | 26.6 | 28.3 | 28.9 / 57.4 |
| 2 | 10 | 10 | 10 / 20 | 2 | 17.4 | 17.4 | 28.9 / 57.4 |
| 1 | 10 | 10 | 10 / 20 | 1 | 26.6 | 28.3 | 28.9 / 57.4 |
| 0 | 10 | 10 | 10 / 20 | 0 | 26.6 | 28.3 | 28.9 / 57.4 |
कमाल ट्रान्सीव्हर बँडविड्थ ओलांडणाऱ्या डिझाइनसाठी त्रुटी संदेश
जेव्हा एखादे डिझाइन ≤499Gbps ची कमाल ट्रान्सीव्हर बँडविड्थ ओलांडते, तेव्हा इंटेल क्वार्टस प्राइम फिटर संकलनादरम्यान त्रुटी संदेश जारी करते. त्रुटी संदेशापूर्वी सिस्टम त्रुटीशी संबंधित माहिती प्रदर्शित करते. माहिती संदेश भाग 1 सर्व RX आणि TX चॅनेल आणि प्रत्येक TX आणि RX चॅनेलसाठी एक संदेश लाइनसह ट्रान्सीव्हर बँडविड्थ गणनेमध्ये फिटरद्वारे लागू केलेला डेटा दर सूचीबद्ध करतो. चॅनेल ट्रान्सीव्हर डायनॅमिक रीकॉन्फिगरेशन वैशिष्ट्य सक्षम करते की नाही हे संदेश ओळखतो. खालील माजीampलेस हे माहिती संदेश स्पष्ट करतात:
माहिती संदेश भाग 2 मध्ये ट्रान्सीव्हर बँडविड्थ मर्यादा ओलांडली आहे की नाही हे निर्धारित करण्यासाठी इंटेल क्वार्टस प्राइम सॉफ्टवेअरद्वारे लागू केलेला TX संचयी डेटा दर आणि RX संचयी डेटा दर सूचीबद्ध करतो. खालील माजीampलेस हे माहिती संदेश स्पष्ट करतात:
वर्तमान डिझाइनचा TX किंवा RX संचयी डेटा दर 499 Gbps पेक्षा जास्त असल्यास एक त्रुटी संदेश दिसून येतो.
खालील आकडे माजी दाखवतातampइंटेल क्वार्टस प्राइम सॉफ्टवेअर माहिती संदेश आणि खालील डेटा दरांसाठी त्रुटी संदेश अनुक्रमे:
- 498.998400 Gbps चा TX आणि RX एकत्रित डेटा दर
- 499.200000 Gbps चा TX आणि RX एकत्रित डेटा दर
- 1184.00000 Gbps चा TX आणि RX एकत्रित डेटा दर
आकृती 10. Exampट्रान्सीव्हर डायनॅमिक रीकॉन्फिगरेशन अक्षम करून 498.998400 Gbps च्या TX आणि RX संचयी डेटा दरासह इंटेल क्वार्टस प्राइम सॉफ्टवेअर माहिती संदेशांचे le.
आकृती 11. Examp499.200000 Gbps च्या TX आणि RX संचयी डेटा दरासह इंटेल क्वार्टस प्राइम सॉफ्टवेअर माहिती आणि त्रुटी संदेश, ट्रान्सीव्हर डायनॅमिक रीकॉन्फिगरेशन अक्षम
आकृती 12. Exampट्रान्सीव्हर डायनॅमिक रीकॉन्फिगरेशन सक्षम असलेल्या 1184.00000 Gbps च्या TX आणि RX संचयी डेटा दरासह इंटेल क्वार्टस प्राइम सॉफ्टवेअर माहिती आणि त्रुटी संदेशांचे le.
AN 951 साठी दस्तऐवज पुनरावृत्ती इतिहास: इंटेल स्ट्रॅटिक्स 10 I/O लिमिटेड FPGA डिझाइन मार्गदर्शक तत्त्वे
| दस्तऐवज आवृत्ती | इंटेल क्वार्टस प्राइम आवृत्ती | बदल |
| 2021.08.24 | 21.1 | मध्ये लिंक जोडली डिव्हाइस कॉन्फिगरेशन मार्गदर्शक तत्त्वे विषय |
| 2021.05.06 | 21.1 | प्रारंभिक प्रकाशन. |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
कागदपत्रे / संसाधने
 |
intel AN 951 Stratix 10 IO लिमिटेड FPGA डिझाइन मार्गदर्शक तत्त्वे [pdf] वापरकर्ता मार्गदर्शक एएन 951 स्ट्रॅटिक्स 10 आयओ लिमिटेड एफपीजीए डिझाइन मार्गदर्शक तत्त्वे, मर्यादित एफपीजीए डिझाइन मार्गदर्शक तत्त्वे, आयओ लिमिटेड एफपीजीए डिझाइन, एएन 951 स्ट्रॅटिक्स 10, एफपीजीए डिझाइन |
