HDMI FPGA IP साठी intel AN 837 डिझाइन मार्गदर्शक तत्त्वे
HDMI Intel® FPGA IP साठी डिझाइन मार्गदर्शक तत्त्वे
डिझाईन मार्गदर्शक तत्त्वे तुम्हाला FPGA उपकरणे वापरून हाय-डेफिनिशन मल्टीमीडिया इंटरफेस (HDMI) Intel FPGA IPs लागू करण्यात मदत करतात. ही मार्गदर्शक तत्त्वे HDMI Intel® FPGA IP व्हिडिओ इंटरफेससाठी बोर्ड डिझाइन सुलभ करतात.
- HDMI इंटेल FPGA IP वापरकर्ता मार्गदर्शक
- AN 745: इंटेल एफपीजीए डिस्प्लेपोर्ट इंटरफेससाठी डिझाइन मार्गदर्शक तत्त्वे
HDMI इंटेल FPGA IP डिझाइन मार्गदर्शक तत्त्वे
HDMI इंटेल FPGA इंटरफेसमध्ये ट्रान्झिशन मिनिमाइज्ड डिफरेंशियल सिग्नलिंग (TMDS) डेटा आणि क्लॉक चॅनेल आहेत. इंटरफेसमध्ये व्हिडिओ इलेक्ट्रॉनिक्स स्टँडर्ड असोसिएशन (VESA) डिस्प्ले डेटा चॅनल (DDC) देखील आहे. TMDS चॅनेल व्हिडिओ, ऑडिओ आणि सहाय्यक डेटा घेऊन जातात. DDC I2C प्रोटोकॉलवर आधारित आहे. HDMI इंटेल FPGA IP कोर विस्तारित डिस्प्ले आयडेंटिफिकेशन डेटा (EDID) वाचण्यासाठी आणि HDMI स्त्रोत आणि सिंक दरम्यान कॉन्फिगरेशन आणि स्थिती माहितीची देवाणघेवाण करण्यासाठी DDC चा वापर करते.
HDMI इंटेल FPGA IP बोर्ड डिझाइन टिपा
जेव्हा तुम्ही तुमची HDMI Intel FPGA IP प्रणाली डिझाइन करत असाल, तेव्हा खालील बोर्ड डिझाइन टिपांचा विचार करा.
- प्रति ट्रेस दोन पेक्षा जास्त मार्ग वापरू नका आणि स्टबद्वारे टाळा
- कनेक्टर आणि केबल असेंबलीच्या प्रतिबाधाशी विभेदक जोडी प्रतिबाधा जुळवा (100 ohm ±10%)
- टीएमडीएस सिग्नल स्क्यू आवश्यकता पूर्ण करण्यासाठी इंटर-पेअर आणि इंट्रा-पेअर स्क्यू कमी करा
- विमानाच्या खाली असलेल्या अंतरावर विभेदक जोडीला राउट करणे टाळा
- मानक हाय स्पीड पीसीबी डिझाइन पद्धती वापरा
- TX आणि RX दोन्ही ठिकाणी विद्युत अनुपालन पूर्ण करण्यासाठी लेव्हल शिफ्टर वापरा
- HDMI 2 साठी Cat2.0 केबल सारख्या मजबूत केबल्स वापरा
योजनाबद्ध आकृत्या
प्रदान केलेल्या लिंक्समधील Bitec योजनाबद्ध आकृत्या इंटेल FPGA विकास मंडळांसाठी टोपोलॉजी स्पष्ट करतात. HDMI 2.0 लिंक टोपोलॉजी वापरण्यासाठी तुम्हाला 3.3 V इलेक्ट्रिकल अनुपालन पूर्ण करणे आवश्यक आहे. Intel FPGA उपकरणांवर 3.3 V अनुपालन पूर्ण करण्यासाठी, तुम्हाला लेव्हल शिफ्टर वापरण्याची आवश्यकता आहे. ट्रान्समीटर आणि रिसीव्हरसाठी लेव्हल शिफ्टर म्हणून DC-कपल्ड रीड्रिव्हर किंवा रीटिमर वापरा.
बाह्य विक्रेता उपकरणे TMDS181 आणि TDP158RSBT आहेत, दोन्ही DC-कपल्ड लिंक्सवर चालतात. इतर ग्राहक रिमोट कंट्रोल डिव्हाइसेससह इंटर-ऑपरेटिंग करताना कार्यक्षमता सुनिश्चित करण्यासाठी तुम्हाला CEC लाईन्सवर योग्य पुल-अप आवश्यक आहे. Bitec योजनाबद्ध आकृत्या CTS-प्रमाणित आहेत. प्रमाणन, तथापि, उत्पादन-स्तरीय विशिष्ट आहे. प्लॅटफॉर्म डिझाइनर्सना योग्य कार्यक्षमतेसाठी अंतिम उत्पादन प्रमाणित करण्याचा सल्ला दिला जातो.
संबंधित माहिती
- एचएसएमसी एचडीएमआय डॉटर कार्ड रिव्हिजन 8 साठी योजनाबद्ध आकृती
- FMC HDMI डॉटर कार्ड पुनरावृत्ती 11 साठी योजनाबद्ध आकृती
- FMC HDMI डॉटर कार्ड पुनरावृत्ती 6 साठी योजनाबद्ध आकृती
हॉट-प्लग डिटेक्ट (HPD)
HPD सिग्नल इनकमिंग +5V पॉवर सिग्नलवर अवलंबून असतो, उदाहरणार्थampकारण, जेव्हा स्त्रोताकडून +5V पॉवर सिग्नल आढळतो तेव्हाच HPD पिनचा दावा केला जाऊ शकतो. FPGA सह इंटरफेस करण्यासाठी, तुम्हाला 5V HPD सिग्नल FPGA I/O व्हॉल्यूममध्ये भाषांतरित करणे आवश्यक आहेtage स्तर (VCCIO), व्हॉल्यूम वापरूनtagई लेव्हल ट्रान्सलेटर जसे की TI TXB0102, ज्यामध्ये पुल-अप रेझिस्टर इंटिग्रेटेड नाहीत. एचडीएमआय स्त्रोताला एचपीडी सिग्नल खाली खेचणे आवश्यक आहे जेणेकरून ते फ्लोटिंग एचपीडी सिग्नल आणि उच्च व्हॉल्यूममध्ये विश्वासार्हपणे फरक करू शकेल.tagई पातळी एचपीडी सिग्नल. HDMI सिंक +5V पॉवर सिग्नलचे भाषांतर FPGA I/O व्हॉल्यूममध्ये करणे आवश्यक आहेtagई स्तर (VCCIO). HDMI स्त्रोताद्वारे चालवलेले नसताना फ्लोटिंग +10V पॉवर सिग्नल वेगळे करण्यासाठी रेझिस्टर (5K) सह सिग्नल कमकुवतपणे खाली खेचले जाणे आवश्यक आहे. HDMI स्त्रोत +5V पॉवर सिग्नलमध्ये 0.5A पेक्षा जास्त वर्तमान संरक्षण नसते.
HDMI इंटेल FPGA IP डिस्प्ले डेटा चॅनल (DDC)
HDMI Intel FPGA IP DDC हे I2C सिग्नल्स (SCL आणि SDA) वर आधारित आहे आणि पुल-अप प्रतिरोधकांची आवश्यकता आहे. इंटेल FPGA सह इंटरफेस करण्यासाठी, तुम्हाला 5V SCL आणि SDA सिग्नल पातळी FPGA I/O व्हॉल्यूममध्ये भाषांतरित करणे आवश्यक आहे.tage स्तर (VCCIO) व्हॉल्यूम वापरूनtagई लेव्हल ट्रान्सलेटर, जसे की TI TXS0102 Bitec HDMI 2.0 कन्या कार्डमध्ये वापरले जाते. TI TXS0102 voltage लेव्हल ट्रान्सलेटर डिव्हाईस अंतर्गत पुल-अप रेझिस्टर समाकलित करते जेणेकरुन ऑन-बोर्ड पुल-अप रेझिस्टर्सची आवश्यकता नसते.
AN 837 साठी दस्तऐवज पुनरावृत्ती इतिहास: HDMI Intel FPGA IP साठी डिझाइन मार्गदर्शक तत्त्वे
| दस्तऐवज आवृत्ती | बदल |
| 2019.01.28 |
|
| तारीख | आवृत्ती | बदल |
| जानेवारी 2018 | 2018.01.22 | प्रारंभिक प्रकाशन.
टीप: या दस्तऐवजात HDMI Intel FPGA डिझाइन मार्गदर्शक तत्त्वे आहेत जी AN 745: डिस्प्लेपोर्ट आणि HDMI इंटरफेससाठी डिझाइन मार्गदर्शक तत्त्वे काढून टाकण्यात आली आहेत आणि AN 745: Intel FPGA डिस्प्लेपोर्ट इंटरफेससाठी डिझाइन मार्गदर्शक तत्त्वे पुनर्नामित केली आहेत. |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार हमी देते परंतु कोणत्याही उत्पादनांमध्ये आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
आयडी: 683677
आवृत्ती: ५७४-५३७-८९००
कागदपत्रे / संसाधने
 |
HDMI FPGA IP साठी intel AN 837 डिझाइन मार्गदर्शक तत्त्वे [pdf] वापरकर्ता मार्गदर्शक HDMI FPGA IP साठी AN 837 डिझाइन मार्गदर्शक तत्त्वे, AN 837, HDMI FPGA IP साठी डिझाइन मार्गदर्शक तत्त्वे, HDMI FPGA IP साठी मार्गदर्शक तत्त्वे, HDMI FPGA IP |
