इंटेल एएन 829 पीसीआय एक्सप्रेस* एव्हलॉन एमएम डीएमए संदर्भ डिझाइन

AN 829: PCI एक्सप्रेस* Avalon®-MM DMA संदर्भ डिझाइन

परिचय

PCI एक्सप्रेस* Avalon® मेमरी-मॅप्ड (Avalon-MM) डायरेक्ट मेमरी ऍक्सेस (DMA) संदर्भ डिझाइन Intel® Arria® 10, Intel Cyclone® 10 GX, आणि Intel Stratix® 10 हार्ड IP साठी PCIe* वापरून कार्यप्रदर्शन दर्शवते. Avalon-MM इंटरफेस आणि एम्बेडेड, उच्च-कार्यक्षमता DMA कंट्रोलर.
डीएमए ट्रान्सफर सेट करण्यासाठी डिझाइनमध्ये लिनक्स सॉफ्टवेअर ड्रायव्हरचा समावेश आहे. रीड डीएमए सिस्टम मेमरीमधून डेटा ऑन-चिप किंवा बाह्य मेमरीमध्ये हलवते. राइट डीएमए ऑन-चिप किंवा बाह्य मेमरीमधून सिस्टम मेमरीमध्ये डेटा हलवते. लिनक्स सॉफ्टवेअर ड्रायव्हर सिस्टम कार्यप्रदर्शन देखील मोजतो. हे संदर्भ डिझाइन तुम्हाला एम्बेडेड, उच्च-कार्यक्षमता DMA सह Avalon-MM इंटरफेस वापरून PCIe प्रोटोकॉलच्या कार्यक्षमतेचे मूल्यांकन करण्यास अनुमती देते.
आकृती 1: PCIe Avalon-MM DMA संदर्भ डिझाइन ब्लॉक आकृतीहा ब्लॉक डायग्राम ऑन-चिप मेमरी आणि एक्सटर्नल मेमरी दोन्ही पर्याय दाखवतो.

टिपा:

1. राइट मूवर स्थानिक डोमेनवरून होस्ट डोमेनवर डेटा हस्तांतरित करते
2. रीड मूव्हर होस्ट डोमेनवरून स्थानिक डोमेनवर डेटा हस्तांतरित करते

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.

• इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

संबंधित माहिती

• Intel Stratix 10 Avalon-MM इंटरफेस PCIe सोल्यूशन्स वापरकर्ता मार्गदर्शकासाठी
• Intel Arria 10 किंवा Intel Cyclone 10 Avalon-MM DMA इंटरफेस PCIe सोल्यूशन्स वापरकर्ता मार्गदर्शकासाठी
• PCI एक्सप्रेस बेस स्पेसिफिकेशन रिव्हिजन 3.0

डीएमए संदर्भ डिझाइन हार्डवेअर आणि सॉफ्टवेअर आवश्यकता

हार्डवेअर आवश्यकता
संदर्भ डिझाइन खालील विकास किटवर चालते:

• इंटेल एरिया 10 GX FPGA डेव्हलपमेंट किट
• इंटेल सायक्लोन 10 GX FPGA डेव्हलपमेंट किट
• इंटेल स्ट्रॅटिक्स 10 एफपीजीए डेव्हलपमेंट किट
• संदर्भ डिझाइनसाठी दोन संगणक आवश्यक आहेत:
• Linux चालवणारा PCIe Gen3 x8 किंवा x16 स्लॉट असलेला संगणक. हा संगणक संगणक क्रमांक १ आहे.
• इंटेल क्वार्टस® प्राइम सॉफ्टवेअर आवृत्ती 18.0 स्थापित असलेला दुसरा संगणक. हा संगणक FPGA SRAM ऑब्जेक्ट डाउनलोड करतो File (.sof) डेव्हलपमेंट किटवर FPGA ला. हा संगणक संगणक क्रमांक २ आहे.

सॉफ्टवेअर आवश्यकता

• संगणक क्रमांक 1 वर इन्स्टॉल केलेले संदर्भ डिझाइन सॉफ्टवेअर. संदर्भ डिझाइन इंटेल FPGA डिझाइन स्टोअरमध्ये उपलब्ध आहेत. इंटेल क्वार्टस प्राइम प्रो एडिशन प्लॅटफॉर्म आर्काइव्ह File (.par) मध्ये संदर्भ डिझाइनमध्ये निर्दिष्ट केलेल्या पॅरामीटर्ससाठी शिफारस केलेले संश्लेषण, फिटर आणि वेळ विश्लेषण सेटिंग्ज समाविष्ट आहेत.
• इंटेल क्वार्टस प्राइम सॉफ्टवेअर संगणक क्रमांक २ वर स्थापित आहे. तुम्ही हे सॉफ्टवेअर इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअर फीचर्स/डाउनलोड वरून डाउनलोड करू शकता. web पृष्ठ
• लिनक्स ड्रायव्हर विशेषत: या संदर्भ डिझाइनसाठी कॉन्फिगर केले आहे.

संबंधित माहिती

• इंटेल एरिया 10 संदर्भ डिझाइन
  • डिझाइन स्टोअरमधून संदर्भ डिझाइन आणि डिझाइन सॉफ्टवेअर डाउनलोड करा.
• इंटेल चक्रीवादळ 10 GX संदर्भ डिझाइन
  • डिझाइन स्टोअरमधून संदर्भ डिझाइन आणि डिझाइन सॉफ्टवेअर डाउनलोड करा.
• स्ट्रॅटिक्स 10 संदर्भ डिझाइन
  • डिझाइन स्टोअरमधून संदर्भ डिझाइन आणि डिझाइन सॉफ्टवेअर डाउनलोड करा.
• इंटेल क्वार्टस प्राइम प्रो एडिशन डाउनलोड सेंटर

एव्हलॉन-एमएम डीएमए ब्रिज मॉड्यूलचे वर्णन

DMA सह Avalon-MM इंटरफेसमध्ये खालील मॉड्यूल समाविष्ट आहेत:
आकृती 2. PCIe Avalon-MM DMA संदर्भ डिझाइन ब्लॉक आकृतीहा बॉक डायग्राम ऑन-चिप मेमरी आणि एक्सटर्नल मेमरी दोन्ही पर्याय दाखवतो.

टिपा:

1. राइट मूवर स्थानिक डोमेनवरून होस्ट डोमेनवर डेटा हस्तांतरित करते
2. रीड मूव्हर होस्ट डोमेनवरून स्थानिक डोमेनवर डेटा हस्तांतरित करते

डेटा मूव्हर वाचा
रीड डेटा मूव्हर मेमरी रीड ट्रान्झॅक्शन लेयर पॅकेट (TLPs) अपस्ट्रीम पाठवते. रीड डेटा मूव्हर पूर्ण झाल्यानंतर, रीड डेटा मूव्हर प्राप्त केलेला डेटा ऑन-चिप किंवा बाह्य मेमरीवर लिहितो.
डेटा मूव्हर लिहा
राईट डेटा मूव्हर ऑन-चिप किंवा बाह्य मेमरीमधील डेटा वाचतो आणि PCIe लिंकवर मेमरी राइट TLP वापरून डेटा अपस्ट्रीम पाठवतो.
DMA वर्णन नियंत्रक
डिस्क्रिप्टर कंट्रोलर मॉड्यूल डीएमए रीड आणि राइट ऑपरेशन्स व्यवस्थापित करते. होस्ट सॉफ्टवेअर प्रोग्राम्स डिस्क्रिप्टर कंट्रोलरमधील इंटरनल रजिस्टर्समध्ये एव्हलॉन-एमएम आरएक्स मास्टर पोर्टद्वारे होस्ट सिस्टम मेमरीमध्ये डिस्क्रिप्टर टेबलचे स्थान आणि आकार असतो. या माहितीच्या आधारे, डिस्क्रिप्टर कंट्रोलर रीड डेटा मूव्हरला संपूर्ण सारणी स्थानिक FIFO मध्ये कॉपी करण्यासाठी निर्देश देतो. डिस्क्रिप्टर कंट्रोलर एव्हलॉन TX स्लेव्ह (TXS) पोर्टद्वारे पूर्णत्वाची स्थिती अपस्ट्रीम पाठवतो.
रीड आणि राईट डेटा मूव्हर्स व्यवस्थापित करण्यासाठी तुम्ही तुमचा स्वतःचा बाह्य डिस्क्रिप्टर कंट्रोलर देखील वापरू शकता. तथापि, तुम्ही तुमचा स्वतःचा बाह्य नियंत्रक आणि संदर्भ डिझाइनमध्ये एम्बेड केलेला डेटा वाचा आणि लिहा यामधील इंटरफेस बदलू शकत नाही.
TX गुलाम
TX स्लेव्ह मॉड्यूल Avalon-MM वाचतो आणि अपस्ट्रीम लिहितो. बाह्य Avalon-MM मास्टर्स, DMA कंट्रोल मास्टरसह, TX Slave वापरून सिस्टम मेमरीमध्ये प्रवेश करू शकतात. DMA कंट्रोलर मेसेज सिग्नल्ड इंटरप्ट (MSI) TLPs वापरून DMA स्टेटस अपस्ट्रीम अपडेट करण्यासाठी हा मार्ग वापरतो. RX मास्टर (BAR0 कंट्रोलसाठी अंतर्गत पोर्ट) RX मास्टर मॉड्यूल रूट पोर्टवरून Avalon-MM डोमेनवर 32-बिट Avalon-MM मास्टर पोर्टद्वारे सिंगल dword रीड आणि राइट TLPs चा प्रसार करते. सॉफ्टवेअर RX मास्टरला DMA कंट्रोल स्लेव्हसह Avalon-MM स्लेव्ह्सना नियंत्रण, स्थिती आणि वर्णनकर्ता माहिती पाठवण्याची सूचना देते. RX मास्टर पोर्ट हे अंतर्गत पोर्ट आहे जे प्लॅटफॉर्म डिझायनरमध्ये दिसत नाही.

संदर्भ डिझाइनसह कार्य करणे

प्रकल्प पदानुक्रम

संदर्भ डिझाइन खालील निर्देशिका संरचना वापरते:

• शीर्ष - उच्च-स्तरीय मॉड्यूल.
• top_hw— प्लॅटफॉर्म डिझायनर उच्च-स्तरीय files तुम्ही प्लॅटफॉर्म डिझायनर वापरून डिझाइनमध्ये बदल केल्यास, बदल प्रभावी होण्यासाठी तुम्ही सिस्टम पुन्हा निर्माण करणे आवश्यक आहे.

PCI एक्सप्रेस हार्ड IP भिन्नतेसाठी पॅरामीटर सेटिंग्ज

हे संदर्भ डिझाइन 256-बाइट कमाल पेलोड आकाराचे समर्थन करते. खालील सारण्या सर्व पॅरामीटर्सची मूल्ये सूचीबद्ध करतात.
तक्ता 1. सिस्टम सेटिंग्ज

पॅरामीटर	मूल्य
लेनची संख्या	इंटेल चक्रीवादळ 10 GX: x4 इंटेल एरिया 10, इंटेल स्ट्रॅटिक्स 10: x8
लेन दर	इंटेल चक्रीवादळ 10 GX: Gen2 (5.0 Gbps) Intel Arria 10 Intel Stratix 10: Gen3 (8.0 Gbps)
RX बफर क्रेडिट वाटप - प्राप्त विनंतीसाठी कार्यप्रदर्शन	Intel Arria 10, Intel Cyclone 10 GX: लो Intel Stratix 10: उपलब्ध नाही

तक्ता 2. बेस अॅड्रेस रजिस्टर (BAR) सेटिंग्ज

पॅरामीटर	मूल्य
BAR0	64-बिट प्रीफेचेबल मेमरी
BAR1	अक्षम
BAR2	64-बिट प्रीफेचेबल मेमरी Intel Stratix 2 साठी BAR10 अक्षम केले आहे
चालू ठेवले…

पॅरामीटर	मूल्य
BAR3	अक्षम
BAR4	64-बिट प्रीफेचेबल मेमरी Intel Arria 4 आणि Intel Cyclone 10 GX साठी BAR10 अक्षम केले आहे
BAR5	अक्षम

तक्ता 3. डिव्हाइस आयडेंटिफिकेशन रजिस्टर सेटिंग्ज

पॅरामीटर	मूल्य
विक्रेता आयडी	0x00001172
डिव्हाइस आयडी	0x0000E003
पुनरावृत्ती आयडी	0x00000001
वर्ग कोड	0x00000000
सबसिस्टम विक्रेता आयडी	0x00000000
सबसिस्टम डिव्हाइस आयडी	0x00000000

तक्ता 4. PCI एक्सप्रेस/PCI* क्षमता

पॅरामीटर	मूल्य
कमाल पेलोड आकार	256 बाइट्स
पूर्ण होण्याची कालबाह्य श्रेणी	काहीही नाही
पूर्णता कालबाह्य अक्षम करा	सक्षम केले

तक्ता 5. त्रुटी अहवाल सेटिंग्ज

पॅरामीटर	मूल्य
प्रगत त्रुटी अहवाल (AER)	सक्षम केले
ECRC तपासणी	अक्षम
ECRC निर्मिती	अक्षम

सारणी 6.लिंक सेटिंग्ज

पॅरामीटर	मूल्य
लिंक पोर्ट नंबर	1
स्लॉट घड्याळ कॉन्फिगरेशन	सक्षम केले

तक्ता 7. संदेश सिग्नल केलेले व्यत्यय (MSI) आणि MSI-XSettings

पॅरामीटर	मूल्य
विनंती केलेल्या MSI संदेशांची संख्या	4
MSI-X लागू करा	अक्षम
टेबल आकार	0
टेबल ऑफसेट	0x0000000000000000
चालू ठेवले…

पॅरामीटर	मूल्य
टेबल बार सूचक	0
प्रलंबित बिट अॅरे (PBA) ऑफसेट	0x0000000000000000
पीबीए बार इंडिकेटर	0

तक्ता 8. पॉवर मॅनेजमेंट

पॅरामीटर	मूल्य
एंडपॉइंट L0s स्वीकार्य विलंब	कमाल ६४ एन.एस
एंडपॉइंट L1 स्वीकार्य विलंब	कमाल 1 आम्हाला

तक्ता 9.PCIe अॅड्रेस स्पेस सेटिंग

पॅरामीटर	मूल्य
प्रवेशयोग्य PCIe मेमरी स्पेसच्या पत्त्याची रुंदी	40

PCIe Avalon-MM DMA संदर्भ डिझाइन प्लॅटफॉर्म डिझाइनर सिस्टम्स

खालील प्रतिमा Intel Arria 10, Intel Cyclone 10 GX, आणि Intel Stratix 10 उपकरणांसाठी प्लॅटफॉर्म डिझायनर प्रणाली दर्शविते.
आकृती 3. Intel Arria 10 GX DMA संदर्भ डिझाइन प्लॅटफॉर्म डिझाइनर सिस्टम

आकृती 4. इंटेल चक्रीवादळ 10 GX GX DMA संदर्भ डिझाइन प्लॅटफॉर्म डिझाइनर सिस्टम

आकृती 5. इंटेल स्ट्रॅटिक्स 10 GX DMA संदर्भ डिझाइन प्लॅटफॉर्म डिझाइनर सिस्टमइंटेल स्ट्रॅटिक्स 10 डिझाइनमध्ये पाइपलाइन घटक आणि क्लॉक-क्रॉसिंग लॉजिक समाविष्ट आहे जे इतर उपकरणांमध्ये उपस्थित नाहीत.

तक्ता 10. प्लॅटफॉर्म डिझायनर पोर्ट वर्णन

बंदर	कार्य	वर्णन
rxm_bar2 or rxm_bar4	Avalon-MM पोर्ट	हे Avalon-MM मास्टर पोर्ट आहे. PCIe होस्ट Intel Arria 2 आणि Intel Cyclone 10 GX उपकरणांसाठी PCIe BAR10 द्वारे मेमरीमध्ये प्रवेश करतो. होस्ट Intel Stratix 4 उपकरणांसाठी PCIe BAR10 द्वारे मेमरीमध्ये प्रवेश करतो. हे बार ऑन-चिप आणि एक्सटर्नल मेमरी या दोन्हीशी जोडतात. ठराविक ऍप्लिकेशनमध्ये, बाह्य मेमरीमध्ये यादृच्छिक डेटा सुरू करण्यासाठी सिस्टम सॉफ्टवेअर या BAR नियंत्रित करते. योग्य ऑपरेशनची पडताळणी करण्यासाठी सॉफ्टवेअर डेटा परत वाचतो.
tx	TX Avalon-MM स्लेव्ह	हे Avalon-MM स्लेव्ह पोर्ट आहे. ठराविक ऍप्लिकेशनमध्ये, Avalon-MM मास्टर PCIe डोमेनवर मेमरी वाचन आणि लेखन पाठवण्यासाठी या पोर्टचे नियंत्रण करतो. जेव्हा DMA ऑपरेशन पूर्ण करते, तेव्हा डिस्क्रिप्टर कंट्रोलर PCIe डोमेनमधील डिस्क्रिप्टर टेबलवर DMA स्टेटस परत लिहिण्यासाठी या पोर्टचा वापर करतो. डिस्क्रिप्टर कंट्रोलर MSI इंटरप्ट्स अपस्ट्रीम पाठवण्यासाठी देखील या पोर्टचा वापर करतो.
dma_rd_master	डेटा मूव्हर वाचा	हे Avalon-MM मास्टर पोर्ट आहे. रीड डेटा मूव्हर या Avalon-MM मास्टरचा वापर PCIe डोमेनमधून डेटा एकतर ऑन-चिप किंवा बाह्य मेमरीमध्ये हलवण्यासाठी वापरतो. रीड डेटा मूव्हर हे पोर्ट PCIe डोमेनमधून डिस्क्रिप्टर आणण्यासाठी आणि त्यांना डिस्क्रिप्टर कंट्रोलरमध्ये FIFO वर लिहिण्यासाठी देखील वापरते. डिझाइनमध्ये वाचन आणि लेखन वर्णनकर्त्यांसाठी स्वतंत्र वर्णनकर्ता सारण्या समाविष्ट आहेत. परिणामी, dma_rd_master पोर्ट Wr_dts_slave ला Wr_dts_slave ला DMA डिस्क्रिप्टर FIFO आणि rd_dts_slave ला DMA डिस्क्रिप्टर FIFO ला जोडते.
dma_wr_master	डेटा मूव्हर लिहा	हे Avalon-MM मास्टर पोर्ट आहे. Write Data Mover या Avalon-MM मास्टरचा वापर ऑन-चिप किंवा बाह्य मेमरीमधून डेटा वाचण्यासाठी आणि नंतर PCIe डोमेनवर डेटा लिहिण्यासाठी करते. बाह्य मेमरी कंट्रोलर सिंगल-पोर्ट रॅम आहे. परिणामी, राइट डेटा मूव्हर आणि रीड डेटा मूव्हरने बाह्य मेमरीचे मूल्यांकन करण्यासाठी हे पोर्ट सामायिक करणे आवश्यक आहे.
wr_dts_slave rd_dts_slave	डिस्क्रिप्टर कंट्रोलरमध्ये FIFO	डिस्क्रिप्टर कंट्रोलरमधील FIFO साठी हे Avalon-MM स्लेव्ह पोर्ट आहेत. जेव्हा रीड डेटा मूव्हर सिस्टम मेमरीमधून वर्णनकर्ते आणतो, तेव्हा रीड डेटा मूव्हर wr_dts_slave आणि rd_dts_slave पोर्ट वापरून FIFO वर वर्णनकर्ता लिहितो.
wr_dcm_master rd_dcm_master	डिस्क्रिप्टर कंट्रोलरमधील कंट्रोल मॉड्यूल	डिस्क्रिप्टर कंट्रोलर कंट्रोल मॉड्यूलमध्ये वाचन आणि लेखन DMA साठी एक ट्रान्समिट आणि एक रिसीव्ह पोर्ट समाविष्ट आहे. रिसीव्ह पोर्ट RXM_BAR0 शी जोडतो. ट्रान्समिट पोर्ट txs ला जोडतो. RXM_BAR0 वरून प्राप्त मार्ग अंतर्गत कनेक्ट होतो. RXM_BAR0 हे प्लॅटफॉर्म डिझायनर कनेक्शन पॅनेलमध्ये दाखवलेले नाही. प्रसारित मार्गासाठी, दोन्ही वाचणे आणि लिहिणे DMA पोर्ट बाहेरून txs शी जोडलेले आहेत. हे पोर्ट प्लॅटफॉर्म डिझायनर कनेक्शन पॅनेलमध्ये दृश्यमान आहेत.
अंतर्गत कनेक्शन, दर्शविले नाही	Avalon-MM पोर्ट	हे Avalon-MM मास्टर पोर्ट PCIe होस्टकडून PCIe BAR0 वर मेमरी ऍक्सेस पास करते. होस्ट हे पोर्ट डिस्क्रिप्टर कंट्रोलर प्रोग्राम करण्यासाठी वापरतो. या संदर्भ डिझाइनमध्ये डिस्क्रिप्टर कंट्रोलरचा अंतर्गत मॉड्यूल म्हणून समावेश असल्याने, प्लॅटफॉर्म डिझायनर हे पोर्ट उच्च-स्तरीय कनेक्शन पॅनेलवर प्रदर्शित करत नाही.
onchip_memory2_0	64 KB ड्युअल पोर्ट रॅम	ही 64-KB ड्युअल-पोर्ट ऑन-चिप मेमरी आहे. Avalon-MM बसची पत्ता श्रेणी 0x0800_0000-0x0800_FFFF आहे. हा पत्ता DMA लिहिण्यासाठी स्त्रोत पत्ता आहे किंवा DMA वाचण्यासाठी गंतव्य पत्ता आहे. डेटा दूषित होण्यापासून रोखण्यासाठी, सॉफ्टवेअर मेमरी वाचन आणि लिहिण्यासाठी स्वतंत्र क्षेत्रांमध्ये विभागते. प्रदेश ओव्हरलॅप होत नाहीत.
इंटेल DDR3 किंवा DDR4 नियंत्रक	DDR3 किंवा DDR4 नियंत्रक	हे सिंगल-पोर्ट DDR3 किंवा DDR4 कंट्रोलर आहे.

DMA प्रक्रिया पायऱ्या

होस्टवर चालणारे सॉफ्टवेअर DMA सुरू करण्यासाठी आणि परिणामांची पडताळणी करण्यासाठी खालील पायऱ्या पूर्ण करते:

1. सॉफ्टवेअर डिस्क्रिप्टर टेबलसाठी सिस्टम मेमरी वाटप करते.
2. डीएमए डेटा ट्रान्सफरसाठी सॉफ्टवेअर सिस्टम मेमरी वाटप करते.
3. सॉफ्टवेअर सिस्टम मेमरीमध्ये डिस्क्रिप्टर टेबलवर डिस्क्रिप्टर्स लिहितो. DMA 128 वाचन आणि 128 लेखन वर्णनकर्त्यांना समर्थन देते. वर्णनकर्ता सारणी खालील माहिती रेकॉर्ड करते:
   1. वर्णनकर्ता आयडी, 0-127 पर्यंत
   2. स्त्रोत पत्ता
   3. गंतव्य पत्ता
   4. आकार
4.  रीड डीएमएसाठी, सॉफ्टवेअर यादृच्छिक डेटासह सिस्टम मेमरी स्पेस सुरू करते. रीड डेटा मूव्हर हा डेटा सिस्टम मेमरीमधून ऑन-चिप किंवा बाह्य मेमरीमध्ये हलवतो. राइट डीएमएसाठी, सॉफ्टवेअर ऑन-चिप किंवा बाह्य मेमरी यादृच्छिक डेटासह प्रारंभ करते. राईट डेटा मूव्हर ऑन-चिप किंवा बाह्य मेमरीमधून सिस्टम मेमरीमध्ये डेटा हलवते.
5. सॉफ्टवेअर प्रोग्राम्स BAR0 द्वारे डिस्क्रिप्टर कंट्रोलरच्या कंट्रोल मॉड्यूलमध्ये नोंदणी करतात. प्रोग्रामिंग सिस्टम मेमरीमधील डिस्क्रिप्टर टेबलचा बेस अॅड्रेस आणि FIFO चा बेस अॅड्रेस निर्दिष्ट करते जे FPGA मध्ये डिस्क्रिप्टर्स स्टोअर करते.
6. डीएमए सुरू करण्यासाठी, सॉफ्टवेअर शेवटच्या डिस्क्रिप्टरचा आयडी डिस्क्रिप्टर कंट्रोलरच्या कंट्रोल लॉजिकवर लिहितो. DMA वर्णनकर्ते आणण्यास सुरुवात करते. DMA वर्णनकर्ता ID 0 ने सुरू होते आणि शेवटच्या वर्णनकर्त्याच्या ID ने समाप्त होते.
7. शेवटच्या डिस्क्रिप्टरसाठी डेटा ट्रान्सफर पूर्ण झाल्यानंतर, डिस्क्रिप्टर कंट्रोलर txs पोर्ट वापरून PCIe डोमेनमधील शेवटच्या डिस्क्रिप्टरशी संबंधित डिस्क्रिप्टर टेबल एंट्रीमध्ये 1'b1 लिहितो.
8. सॉफ्टवेअर शेवटच्या डिस्क्रिप्टरशी संबंधित डिस्क्रिप्टर टेबल एंट्रीमध्ये डन बिट पोल करते. डीएमए कंट्रोलरने डन बिट लिहिल्यानंतर, डीएमए कंट्रोलर थ्रूपुटची गणना करतो. सॉफ्टवेअर सिस्टम मेमरीमधील डेटाची ऑन-चिप किंवा बाह्य मेमरीशी तुलना करते. कोणतीही त्रुटी नसल्यास चाचणी उत्तीर्ण होते.
9. एकाच वेळी वाचन आणि लिहिण्यासाठी, सॉफ्टवेअर DMA ऑपरेशनच्या आधी रीड डीएमए ऑपरेशन सुरू करते. सर्व वाचन आणि लेखन DMA पूर्ण झाल्यावर DMA पूर्ण होते.

हार्डवेअर सेट अप करत आहे

1. पॉवर डाउन संगणक क्रमांक 1.
2. Gen2 x4 किंवा Gen3 x8 ला सपोर्ट करणाऱ्या PCIe स्लॉटमध्ये FPGA डेव्हलपमेंट किट कार्ड प्लग करा.
3. Intel Stratix 10 10 FPGA डेव्हलपमेंट किटसाठी, कनेक्टर J26 आणि J27 कार्डला पॉवर करतात. उपलब्ध PCIe स्लॉटमध्ये कार्ड घातल्यानंतर, संगणक क्रमांक 2 च्या वीज पुरवठ्यापासून PCIe कार्डच्या J4 आणि J2 ला अनुक्रमे 3×1- आणि 26×27-पिन PCIe पॉवर केबल्स कनेक्ट करा.
4. संगणक क्रमांक 2 वरून FPGA डेव्हलपमेंट किटला USB केबल जोडा. डेव्हलपमेंट किटमध्ये FPGA प्रोग्रामिंगसाठी ऑन-बोर्ड इंटेल FPGA डाउनलोड केबल समाविष्ट आहे.
5. PCIe स्लॉटद्वारे FPGA डेव्हलपमेंट किटला पॉवर अप करण्यासाठी, संगणक क्रमांक 1 वर पॉवर करा. वैकल्पिकरित्या, तुम्ही किटसह पाठवलेल्या बाह्य पॉवर अॅडॉप्टरचा वापर करून FPGA डेव्हलपमेंट किटला पॉवर अप करू शकता.
6. Intel Cyclone 10 GX FPGA डेव्हलपमेंट किटसाठी, ऑन-बोर्ड प्रोग्राम करण्यायोग्य ऑसिलेटर हा हार्डवेअर घटकांसाठी घड्याळ स्रोत आहे. या ऑसिलेटरला प्रोग्रॅम करण्यासाठी Intel Cyclone 10 GX FPGA प्रोग्रामेबल ऑसिलेटर सेट अप मधील सूचनांचे अनुसरण करा.
7. संगणक क्रमांक 2 वर, इंटेल क्वार्टस प्राइम प्रोग्रामर आणा आणि इंटेल FPGA डाउनलोड केबलद्वारे FPGA कॉन्फिगर करा.
   टीप: जेव्हा जेव्हा FPGA डेव्हलपमेंट किटची शक्ती कमी होते तेव्हा तुम्ही FPGA पुन्हा कॉन्फिगर केले पाहिजे.
8. PCIe डिव्हाइस शोधण्यासाठी सिस्टम गणनेची सक्ती करण्यासाठी, संगणक रीस्टार्ट करा 1. तुम्ही Intel Stratix 10 GX FPGA डेव्हलपमेंट किट वापरत असल्यास, मेमरी मॅप केलेली I/O फक्त 4 GB असल्यास तुम्हाला BIOS इनिशिएलायझेशन दरम्यान खालील त्रुटी संदेश मिळू शकतो: अपुरा PCI संसाधने आढळली. या समस्येचे निराकरण करण्यासाठी, BIOS बूट मेनूमध्ये वरील 4G डीकोडिंग सक्षम करा.

संबंधित माहिती

पृष्ठ 10 वर इंटेल चक्रीवादळ 12 GX FPGA ऑसिलेटर प्रोग्रामिंग

• इंटेल चक्रीवादळ 10 GX FPGA ऑसिलेटर प्रोग्रामिंग
• Intel Cyclone 10 GX डेव्हलपमेंट किटमध्ये प्रोग्राम करण्यायोग्य ऑसिलेटरचा समावेश आहे जो तुम्ही Intel Cyclone 10 GX डिव्हाइसेससाठी संदर्भ डिझाइन चालवण्यापूर्वी तुम्ही सेट करणे आवश्यक आहे. ClockController GUI तुम्हाला योग्य सेटिंग्ज आयात करण्याची परवानगी देतो.

1. Intel Cyclone 10 GX FPGA डेव्हलपमेंट किटच्या दस्तऐवजीकरण क्षेत्रात किट संपार्श्विक (झिप) लिंक शोधा web पृष्ठ
2. cyclone-10-gx-kit-collateral.zip डाउनलोड करण्यासाठी ही लिंक वापरा
3. cyclone-10-gx-kit-collateral.zip संगणक क्रमांक 2 वरील कार्यरत निर्देशिकेत अनझिप करा.
4. क्लॉक कंट्रोलर डायलॉग बॉक्स आणण्यासाठी, खालील कमांड टाईप करा: % cd /चक्रीवादळ-10-gx-collateral/examples/board_test_system/ % ./ClockController.sh
   आकृती 6. आरंभिक स्थितीत घड्याळ नियंत्रक GUI
5. क्लॉक कंट्रोलर GUI मध्ये, आयात वर क्लिक करा.
6. वर ब्राउझ करा /चक्रीवादळ-10-gx-collateral/examples/board_test_system/ निर्देशिका आणि U64-Registers.txt निवडा.
7. नोंदणी सेटिंग्ज आयात करण्यासाठी, उघडा क्लिक करा.
   मेसेज, Si5332 रजिस्टर मॅप इम्पोर्टेड यशस्वीरित्या प्रदर्शित होतो. आपण खाली दर्शविलेले घड्याळ सेटिंग्ज पहा.

आकृती 7. इंटेल सायक्लोन 10 GX FPGA डेव्हलपमेंट किटसाठी घड्याळ सेटिंग्ज

संबंधित माहिती

पृष्ठ 11 वर हार्डवेअर सेट करणे

डीएमए चाचणी ड्रायव्हर स्थापित करणे आणि लिनक्स डीएमए सॉफ्टवेअर चालवणे

1. संगणक 1 वरील टर्मिनल विंडोमध्ये, DMA ड्राइव्हर निर्देशिकेत बदला आणि खालील आदेश टाइप करून AN829_driver.tar काढा: cd % / /_PCIe DMA_ _project/driver% tar -xvf AN829_driver.tar
2. योग्य उपकरण कुटुंबासाठी लिनक्स ड्राइव्हर स्थापित करण्यासाठी, आदेश टाइप करा:% sudo./install साठी वैध मूल्ये arria10, cyclone10 आणि stratix10 आहेत.
3. DMA ऍप्लिकेशन रन करण्यासाठी, खालील कमांड टाईप करा: %./run ऍप्लिकेशन DMA ट्रॅफिक निर्दिष्ट करण्यासाठी उपलब्ध कमांड्स प्रिंट करते. डीफॉल्टनुसार, सॉफ्टवेअर डीएमए रीड, डीएमए राइट आणि एकाचवेळी डीएमए वाचणे आणि लिहिणे सक्षम करते. खालील तक्त्यामध्ये उपलब्ध आदेशांची सूची आहे:

तक्ता 11.DMA चाचणी आदेश

आदेश क्रमांक	कार्य
1	DMA सुरू करा.
2	रीड डीएमए सक्षम किंवा अक्षम करा.
3	DMA लेखन सक्षम किंवा अक्षम करा.
4	एकाच वेळी वाचन आणि लेखन DMA सक्षम किंवा अक्षम करा.
5	प्रति वर्णनकर्ता शब्दांची संख्या सेट करा. कायदेशीर श्रेणी 256-4096 dwords आहे.
6	वर्णनकर्त्यांची संख्या सेट करा. कायदेशीर श्रेणी 1-127 वर्णनकर्ता आहे.
7	डीफॉल्टनुसार, संदर्भ डिझाइन ऑन-चिप मेमरी निवडते. ही कमांड सिलेक्ट केल्यास ऑन-चिप आणि एक्सटर्नल मेमरी दरम्यान स्विच करा.
8	सतत लूपमध्ये DMA चालवा.
10	बाहेर पडा

उदाample, 4096 dwords per descriptor आणि 127 descriptors निर्दिष्ट करण्यासाठी खालील कमांड टाईप करा: % 5 4096 % 6 127 % 8

खालील आकडे डीएमए रीड्स, डीएमए राइट्स आणि एकाचवेळी डीएमए रीड आणि राइट्ससाठी थ्रूपुट दर्शवतात:

आकृती 8. इंटेल एरिया 10 डीएमए थ्रूपुट

आकृती 9. इंटेल चक्रीवादळ 10 GX DMA थ्रूपुटआकृती 10. इंटेल स्ट्रॅटिक्स 10 डीएमए थ्रूपुट

PCI एक्सप्रेस थ्रूपुट समजून घेणे

PCI एक्सप्रेस सिस्टममधील थ्रूपुट खालील घटकांवर अवलंबून असते:

• प्रोटोकॉल ओव्हरहेड
• पेलोड आकार
• पूर्णता विलंब
• प्रवाह नियंत्रण अद्यतन विलंब
• दुवा तयार करणारी उपकरणे

प्रोटोकॉल ओव्हरहेड
प्रोटोकॉल ओव्हरहेडमध्ये खालील तीन घटक समाविष्ट आहेत:

• 128b/130b एन्कोडिंग आणि डीकोडिंग—Gen3 लिंक 128b/130b एन्कोडिंग वापरतात. हे एन्कोडिंग प्रत्येक 128-बिट डेटा ट्रान्सफरमध्ये दोन सिंक्रोनाइझेशन (सिंक) बिट्स जोडते. परिणामी, एन्कोडिंग आणि डीकोडिंग ओव्हरहेड 1.56% वर खूप लहान आहे. Gen3 x8 लिंकचा प्रभावी डेटा दर सुमारे 8 गीगाबाइट्स प्रति सेकंद (GBps) आहे.
• डेटा लिंक लेयर पॅकेट्स (DLLPs) आणि फिजिकल लेयर पॅकेट्स (PLPs)-एक सक्रिय लिंक DLLPs आणि PLPs देखील प्रसारित करते. PLP मध्ये SKP ऑर्डर केलेले संच असतात
  16- 24 बाइट्स. DLLPs दोन शब्द आहेत. DLLPs प्रवाह नियंत्रण आणि ACK/NAK प्रोटोकॉल लागू करतात.
• TLP पॅकेट ओव्हरहेड—पर्यायी ECRC समाविष्ट नसल्यास एकाच TLP शी संबंधित ओव्हरहेड 5-7 dwords पर्यंत असते. ओव्हरहेडमध्ये खालील फील्ड समाविष्ट आहेत:
  • प्रारंभ आणि समाप्ती फ्रेमिंग चिन्हे
  • अनुक्रम आयडी
  • एक 3- किंवा 4-dword TLP शीर्षलेख
  • लिंक चक्रीय रिडंडन्सी चेक (LCRC)
  • डेटा पेलोडचे 0-1024 शब्द
• आकृती 11. TLP पॅकेट स्वरूप

सुरू करा 1 बाइट

क्रम 2 बाइट्स

TLP शीर्षलेख 3-4 DW

डेटा पेलोड 0-1024 DW

आयसीआरसी 1 DW

LCRC 1 DW

शेवट 1 बाइट

पोस्ट केलेल्या लेखनासाठी थ्रूपुट

सैद्धांतिक कमाल थ्रूपुट गणना खालील सूत्र वापरते: थ्रूपुट = पेलोड आकार / (पेलोड आकार + ओव्हरहेड) * लिंक डेटा दर

आकृती 12. मेमरी राइट्ससाठी कमाल थ्रूपुट

आलेख विविध TLP शीर्षलेख आणि पेलोड आकारांसह कमाल थ्रूपुट दर्शवितो. या गणनेतून DLLPs आणि PLPs वगळण्यात आले आहेत. 256-बाइट कमाल पेलोड आकार आणि 3-डवर्ड हेडरसाठी ओव्हरहेड पाच dwords आहे. इंटरफेस 256 बिट असल्यामुळे, 5-शब्द शीर्षलेखासाठी एकल बस सायकल आवश्यक आहे. 256-बाइट पेलोडसाठी 8 बस सायकल आवश्यक आहेत.

सैद्धांतिक l M ax im um थ्रूपुट t for r M em o ry W संस्कार (x1 )

खालील समीकरण कमाल सैद्धांतिक थ्रूपुट दर्शविते: कमाल थ्रूपुट = 8 चक्र/9 चक्र = 88.88% * 8 GBps = 7.2 GBps

कमाल पेलोड आकार निर्दिष्ट करणे

डिव्हाइस कंट्रोल रजिस्टर, बिट्स [७:५], सध्याच्या सिस्टीमचा कमाल TLP पेलोड आकार निर्दिष्ट करते. डिव्हाइस क्षमता नोंदणीचे कमाल पेलोड आकार फील्ड, बिट्स [२:०], पेलोडसाठी जास्तीत जास्त परवानगीयोग्य मूल्य निर्दिष्ट करते. तुम्ही पॅरामीटर एडिटर वापरून, मॅक्झिमम पेलोड साइझ नावाचा हा केवळ-वाचनीय पॅरामीटर निर्दिष्ट करता. सध्याच्या सिस्टीमसाठी जास्तीत जास्त TLP पेलोड निश्चित केल्यानंतर, सॉफ्टवेअर ते मूल्य डिव्हाइस कंट्रोल रजिस्टरमध्ये नोंदवते. हे मूल्य डिव्हाइस क्षमता नोंदणीच्या कमाल पेलोड आकार फील्डमध्ये निर्दिष्ट केलेल्या कमाल पेलोडपेक्षा कमी असणे आवश्यक आहे.
PCI एक्सप्रेस साठी प्रवाह नियंत्रण समजून घेणे
प्रवाह नियंत्रण हमी देते की प्राप्तकर्त्याकडे TLP स्वीकारण्यासाठी पुरेशी बफर जागा असल्याशिवाय TLP प्रसारित होणार नाही. शीर्षलेख आणि पेलोड डेटासाठी स्वतंत्र क्रेडिट्स आहेत. TLP पाठवण्यापूर्वी डिव्हाइसला पुरेसे शीर्षलेख आणि पेलोड क्रेडिट्स आवश्यक आहेत. जेव्हा पूर्ण करणार्‍या ऍप्लिकेशन लेयरने TLP स्वीकारले, तेव्हा ते पूर्ण करणार्‍याच्या ट्रान्झॅक्शन लेयरमध्ये RX बफर जागा मोकळी करते. इनिशिएटरला वापरलेल्या क्रेडिट्सची भरपाई करण्यासाठी पूर्णकर्ता फ्लो कंट्रोल अपडेट पॅकेट (FC अपडेट DLLP) पाठवतो. जेव्हा एखादे उपकरण त्याचे सर्व क्रेडिट्स घेते, तेव्हा हेडर आणि पेलोड क्रेडिट्सची पूर्तता करण्यासाठी FC अपडेट DLLPs चा दर थ्रूपुटला मर्यादा घालतो. प्रवाह नियंत्रण अद्यतने कमाल पेलोड आकार आणि दोन कनेक्ट केलेल्या उपकरणांच्या विलंबांवर अवलंबून असतात.

वाचनासाठी थ्रूपुट

PCI एक्सप्रेस वाचनासाठी स्प्लिट ट्रान्झॅक्शन मॉडेल वापरते. वाचलेल्या व्यवहारात खालील चरणांचा समावेश आहे:

1. विनंतीकर्ता मेमरी रीड रिक्वेस्ट पाठवतो.
2. मेमरी रीड विनंती मान्य करण्यासाठी पूर्णकर्ता ACK DLLP पाठवतो.
3. पूर्ण करणारा डेटासह पूर्णता परत करतो. पूर्ण करणारा पूर्णता अनेक पूर्णता पॅकेटमध्ये विभाजित करू शकतो.

रीड थ्रूपुट सामान्यत: लेखन थ्रूपुटपेक्षा कमी असते कारण रीड्सना समान डेटासाठी एकाच लेखनाऐवजी दोन व्यवहारांची आवश्यकता असते. रीड थ्रूपुट देखील अॅप्लिकेशन लेयरने मेमरी रीड रिक्वेस्ट जारी केल्यावर आणि विनंती केलेला डेटा परत येण्याच्या वेळेदरम्यानच्या राउंड ट्रिप विलंबावर अवलंबून असते. थ्रूपुट जास्तीत जास्त करण्यासाठी, अनुप्रयोगाने हा विलंब कव्हर करण्यासाठी पुरेशी शिल्लक वाचन विनंत्या जारी करणे आवश्यक आहे.

आकृती 13. विनंतीची वेळ वाचा

खालील आकडे मेमरी रीड रिक्वेस्ट्स (MRD) आणि डेटासह पूर्णता (CplD) साठी वेळ दर्शवतात. प्रथम आकृती विनंतीकर्ता नंतरच्या विनंत्या जारी करण्यापूर्वी पूर्ण होण्याची वाट पाहत असल्याचे दर्शविते. प्रतीक्षा परिणाम कमी थ्रूपुट मध्ये. पहिला डेटा परत आल्यानंतर होणारा विलंब दूर करण्यासाठी विनंतीकर्ता एकापेक्षा जास्त थकबाकी वाचण्याच्या विनंत्या करत असल्याचे दुसरी आकृती दाखवते. विलंब दूर केल्याने उच्च थ्रूपुट होतो.

संपूर्ण डेटा पॅकेटसाठी जास्तीत जास्त थ्रूपुट राखण्यासाठी, विनंतीकर्त्याने खालील सेटिंग्ज ऑप्टिमाइझ करणे आवश्यक आहे:

• RX बफरमधील पूर्णतेची संख्या
• अनुप्रयोग स्तर ज्या दराने विनंत्या वाचतो आणि पूर्ण डेटावर प्रक्रिया करतो तो दर

विनंती आकार वाचा
थ्रूपुटवर परिणाम करणारा आणखी एक घटक म्हणजे वाचन विनंती आकार. विनंतीकर्त्याला 4 KB डेटा आवश्यक असल्यास, विनंतीकर्ता चार, 1 KB वाचन विनंत्या किंवा एकच 4 KB वाचण्याची विनंती जारी करू शकतो. 4 KB विनंतीचा परिणाम चार, 1 KB रीड्सपेक्षा जास्त थ्रुपुट होतो. डिव्‍हाइस कंट्रोल रजिस्टरमधील कमाल रीड रिक्वेस्ट साइज व्हॅल्यू, बिट्स [१४:१२], रिक्वेस्ट रिक्वेस्टचा आकार निर्दिष्ट करते.
बाकी विनंत्या वाचा
थ्रूपुटवर परिणाम करू शकणारा अंतिम घटक म्हणजे बाकी वाचलेल्या विनंत्यांची संख्या. थ्रुपुट सुधारण्यासाठी विनंतीकर्त्याने एकाधिक वाचन विनंत्या पाठविल्यास, उपलब्ध शीर्षलेखांची संख्या tags बाकी वाचलेल्या विनंत्यांची संख्या मर्यादित करते. उच्च कार्यक्षमता प्राप्त करण्यासाठी, Intel Arria 10 आणि Intel Cyclone 10 GX read DMA 16 हेडर वापरू शकतात tags. Intel Stratix 10 read DMA 32 पर्यंत हेडर वापरू शकते tags.

थ्रूपुट मापन समजून घेणे

थ्रुपुट मोजण्यासाठी, सॉफ्टवेअर ड्रायव्हरला दोन वेळा लागतातamps सॉफ्टवेअर प्रथमच घेतेamp तुम्ही ./run कमांड टाईप केल्यानंतर लवकरच. सॉफ्टवेअर दुसऱ्यांदा घेतेamp डीएमए पूर्ण झाल्यानंतर आणि आवश्यक पूर्णतेची स्थिती परत केल्यानंतर, EPLAST. DMA वाचणे, DMA लिहिणे आणि एकाच वेळी DMA वाचणे आणि लेखन करणे हे सर्व सक्षम केले असल्यास, ड्रायव्हरला सहा वेळा वेळ लागतोampतीन मोजमाप करण्यासाठी s.

ऑन-चिप आणि बाह्य मेमरी साठी थ्रूपुट फरक

हे संदर्भ डिझाइन FPGA फॅब्रिकमध्ये अंमलात आणलेली ऑन-चिप मेमरी आणि PCB वर उपलब्ध बाह्य मेमरी यामधील पर्याय प्रदान करते. ऑन-चिप मेमरी स्वतंत्र वाचन आणि लेखन पोर्टला समर्थन देते. परिणामी, ही मेमरी एकाच वेळी वाचन आणि लेखन DMA ला समर्थन देते. बाह्य मेमरी एकाच पोर्टला सपोर्ट करते. परिणामी, बाह्य मेमरी एकाच वेळी वाचलेल्या DMA आणि DMA ऍक्सेसला सपोर्ट करत नाही. याव्यतिरिक्त, बाह्य मेमरीची विलंबता ऑन-चिप मेमरीच्या विलंबापेक्षा जास्त आहे. ऑन-चिप आणि बाह्य मेमरीमधील हे दोन फरक बाह्य मेमरी अंमलबजावणीसाठी कमी थ्रूपुटमध्ये परिणाम करतात. ऑन-चिप आणि बाह्य मेमरीसाठी थ्रूपुटची तुलना करण्यासाठी, ऑन-चिप आणि बाह्य मेमरी दरम्यान स्विच करण्यासाठी सलग रनसाठी कमांड 7 निवडा.

AN 829 साठी दस्तऐवज पुनरावृत्ती इतिहास: PCI Express Avalon-MM DMA संदर्भ डिझाइन

दस्तऐवज आवृत्ती	इंटेल क्वार्टस प्राइम आवृत्ती	बदल
2018.06.11	18.0	प्रारंभिक प्रकाशन.

AN 829: PCI एक्सप्रेस* Avalon®-MM DMA संदर्भ डिझाइन 22

कागदपत्रे / संसाधने

इंटेल एएन 829 पीसीआय एक्सप्रेस* एव्हलॉन एमएम डीएमए संदर्भ डिझाइन [pdf] वापरकर्ता मार्गदर्शक AN 829 PCI एक्सप्रेस Avalon MM DMA संदर्भ डिझाइन, AN 829, PCI एक्सप्रेस Avalon MM DMA संदर्भ डिझाइन, एक्सप्रेस Avalon MM DMA संदर्भ डिझाइन, Avalon MM DMA संदर्भ डिझाइन, DMA संदर्भ डिझाइन

संदर्भ

• वापरकर्ता मॅन्युअल