सामग्री लपवा
1 इंटेल क्वार्टस प्राइम डिझाइन सॉफ्टवेअर
2 परिचय
3 अतिरिक्त विकास साधने
4 इंटेल क्वार्टस प्राइम डिझाईन सॉफ्टवेअर वैशिष्ट्यांचा सारांश
5 सुरुवातीची पायरी
6 कागदपत्रे / संसाधने
6.1 संदर्भ
7 संबंधित पोस्ट

इंटेल-लोगो

इंटेल क्वार्टस प्राइम डिझाइन सॉफ्टवेअर

intel-Quartus-Prime-Design-Software-PRO

परिचय

Intel® Quartus® Prime Software हे FPGA, CPLD आणि SoC डिझाईन्ससाठी कार्यप्रदर्शन आणि उत्पादकतेमध्ये क्रांतिकारक आहे, जे तुमच्या संकल्पनेला वास्तवात रुपांतरित करण्यासाठी जलद मार्ग प्रदान करते. इंटेल क्वार्टस प्राइम सॉफ्टवेअर संश्लेषण, स्थिर वेळ विश्लेषण, बोर्ड-स्तरीय सिम्युलेशन, सिग्नल अखंडता विश्लेषण आणि औपचारिक पडताळणीसाठी अनेक तृतीय-पक्ष साधनांना देखील समर्थन देते.

इंटेल क्वार्टस प्राइम डिझाइन सॉफ्टवेअर उपलब्धता
प्रो संस्करण

($)

 मानक संस्करण

($)

 LITE संस्करण

(फुकट)
डिव्हाइस समर्थन Intel® Agilex™ मालिका P
Intel® Stratix® मालिका IV, व्ही P
10 P
Intel® Arria® मालिका II P1
II, व्ही P
10 P P
Intel® Cyclone® मालिका IV, व्ही P P
10 LP P P
10 GX P2
Intel® MAX® मालिका II, V, 10 P P
डिझाइन फ्लो आंशिक पुनर्रचना P P3
ब्लॉक-आधारित डिझाइन P
वाढीव ऑप्टिमायझेशन P
डिझाइन एंट्री/प्लॅनिंग आयपी बेस सूट  

P

  

P

 खरेदीसाठी उपलब्ध
Intel® HLS कंपाइलर P P P
प्लॅटफॉर्म डिझायनर (मानक) P P
प्लॅटफॉर्म डिझायनर (प्रो) P
डिझाईन विभाजन नियोजक P P
चिप प्लॅनर P P P
इंटरफेस प्लॅनर P
लॉजिक लॉक प्रदेश P P
VHDL P P P
व्हेरिलॉग P P P
सिस्टम व्हेरिलॉग P P4 P4
VHDL-2008 P P4
कार्यात्मक अनुकरण Questa*-Intel® FPGA स्टार्टर एडिशन सॉफ्टवेअर P P P
Questa*-Intel® FPGA संस्करण सॉफ्टवेअर P5 P5 पृष्ठ ६५
संकलन

(संश्लेषण आणि ठिकाण आणि मार्ग)

 फिटर (ठिकाण आणि मार्ग) P P P
लवकर प्लेसमेंट P
रीटायमिंगची नोंदणी करा P P
फ्रॅक्टल संश्लेषण P
मल्टीप्रोसेसर समर्थन P P
वेळ आणि पॉवर सत्यापन वेळ विश्लेषक P P P
डिझाईन स्पेस एक्सप्लोरर II P P P
पॉवर विश्लेषक P P P
पॉवर आणि थर्मल कॅल्क्युलेटर P6
इन-सिस्टम डीबग सिग्नल टॅप लॉजिक विश्लेषक P P P
ट्रान्सीव्हर टूलकिट P P
इंटेल प्रगत लिंक विश्लेषक P P
ऑपरेटिंग सिस्टम (OS) सपोर्ट विंडोज/लिनक्स 64 बिट सपोर्ट P P P
किंमत निश्चित खरेदी करा - $3,995

फ्लोट - $4,995

 निश्चित खरेदी करा - $2,995

फ्लोट - $3,995

 मोफत
डाउनलोड करा आता डाउनलोड करा आता डाउनलोड करा आता डाउनलोड करा

नोट्स

  1. EP2AGX45 साधन हे एकमेव Arria II FPGA समर्थित आहे.
  2. Intel Cyclone 10 GX डिव्हाइस सपोर्ट प्रो एडिशन सॉफ्टवेअरमध्ये मोफत उपलब्ध आहे.
  3. केवळ चक्रीवादळ V आणि Stratix V उपकरणांसाठी उपलब्ध आहे आणि आंशिक पुनर्रचना परवाना आवश्यक आहे.
  4. मर्यादित भाषा समर्थन.
  5. अतिरिक्त परवाना आवश्यक आहे.
  6. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये एकत्रित आणि स्वतंत्र साधन म्हणून उपलब्ध. फक्त Intel Agilex आणि Intel Stratix 10 डिव्हाइसेसना सपोर्ट करते.

अतिरिक्त विकास साधने

 OpenCLTM साठी Intel® FPGA SDK • कोणतेही अतिरिक्त परवाने आवश्यक नाहीत.
• इंटेल क्वार्टस प्राइम प्रो/स्टँडर्ड एडिशन सॉफ्टवेअरसह समर्थित.
• सॉफ्टवेअर इंस्टॉलेशन file Intel Quartus Prime Pro/Standard Edition Software आणि OpenCL सॉफ्टवेअरचा समावेश आहे.
 इंटेल एचएलएस कंपाइलर • अतिरिक्त परवाना आवश्यक नाही.
• आता स्वतंत्र डाउनलोड म्हणून उपलब्ध.
• इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअरसह समर्थित.
 Intel® FPGAs साठी DSP बिल्डर •अतिरिक्त परवाने आवश्यक आहेत.
इंटेल एफपीजीएसाठी डीएसपी बिल्डर (केवळ प्रगत ब्लॉकसेट) इंटेल एजिलेक्स, इंटेल स्ट्रॅटिक्स 10, इंटेल एरिया 10 आणि इंटेल सायक्लोन 10 जीएक्स उपकरणांसाठी इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअरसह समर्थित आहे.
 

Nios® II एम्बेडेड डिझाइन सूट

 • कोणतेही अतिरिक्त परवाने आवश्यक नाहीत.
• इंटेल क्वार्टस प्राइम सॉफ्टवेअरच्या सर्व आवृत्त्यांसह समर्थित.
• Nios II सॉफ्टवेअर डेव्हलपमेंट टूल्स आणि लायब्ररींचा समावेश आहे.
Intel® SoC FPGA एम्बेडेड डेव्हलपमेंट सूट (SoC EDS) • Intel® SoC FPGA (Intel® SoC FPGA साठी आर्म* DS) साठी आर्म* डेव्हलपमेंट स्टुडिओसाठी अतिरिक्त परवाने आवश्यक आहेत.
• SoC EDS स्टँडर्ड एडिशन इंटेल क्वार्टस प्राइम लाइट/स्टँडर्ड एडिशन सॉफ्टवेअरसह समर्थित आहे आणि SoC EDS प्रो एडिशन इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअरसह समर्थित आहे.

OpenCL आणि OpenCL लोगो हे Apple Inc. चे ट्रेडमार्क आहेत जे Khronos च्या परवानगीने वापरले जातात.

इंटेल क्वार्टस प्राइम डिझाईन सॉफ्टवेअर वैशिष्ट्यांचा सारांश

इंटरफेस प्लॅनर रिअल टाइम कायदेशीरता तपासण्यांचा वापर करून तुमचे I/O डिझाइन द्रुतपणे तयार करण्यास तुम्हाला सक्षम करते.
पिन प्लॅनर उच्च-घनता आणि उच्च-पिन-काउंट डिझाइनसाठी पिन असाइनमेंट नियुक्त आणि व्यवस्थापित करण्याची प्रक्रिया सुलभ करते.
प्लॅटफॉर्म डिझायनर नेटवर्क-ऑन-ए-चिप आर्किटेक्चरवर आधारित श्रेणीबद्ध दृष्टीकोन आणि उच्च-कार्यक्षमता इंटरकनेक्ट वापरून IP फंक्शन्स आणि उपप्रणाली (IP फंक्शन्सचे संकलन) समाकलित करून सिस्टम विकासाला गती देते.
ऑफ-द-शेल्फ आयपी कोर तुम्‍हाला इंटेल आणि इंटेलच्‍या तृतीय-पक्ष IP भागीदारांकडून आयपी कोर वापरून तुमच्‍या सिस्‍टम-स्‍तराचे डिझाईन तयार करू देते.
संश्लेषण सिस्टम व्हेरिलॉग आणि VHDL 2008 साठी विस्तारित भाषा समर्थन प्रदान करते.
स्क्रिप्टिंग समर्थन कमांड-लाइन ऑपरेशन आणि Tcl स्क्रिप्टिंगला समर्थन देते.
वाढीव ऑप्टिमायझेशन डिझाइन साइन-ऑफमध्ये एकत्र येण्यासाठी एक जलद पद्धत ऑफर करते. पारंपारिक फिटर एसtage बारीक s मध्ये विभागलेला आहेtagडिझाइन प्रवाहावर अधिक नियंत्रणासाठी.
आंशिक पुनर्रचना FPGA वर एक भौतिक प्रदेश तयार करते जे भिन्न कार्ये चालविण्यासाठी पुन्हा कॉन्फिगर केले जाऊ शकते. प्रदेशात लागू केलेल्या फंक्शन्ससाठी संश्लेषण, स्थान, मार्ग, बंद वेळ आणि कॉन्फिगरेशन बिटस्ट्रीम तयार करा.
ब्लॉक-आधारित डिझाइन प्रवाह वेळ-बंद मॉड्यूल्स किंवा डिझाईन ब्लॉक्सचा पुनर्वापर करण्याची लवचिकता प्रकल्प आणि संघांमध्ये प्रदान करते.
Intel® HyperflexTM FPGA आर्किटेक्चर Intel Agilex आणि Intel Stratix 10 उपकरणांसाठी वाढीव कोर कार्यप्रदर्शन आणि उर्जा कार्यक्षमता प्रदान करते.
भौतिक संश्लेषण कार्यप्रदर्शन सुधारण्यासाठी डिझाइनचे पोस्ट प्लेसमेंट आणि राउटिंग विलंब ज्ञान वापरते.
डिझाईन स्पेस एक्सप्लोरर (DSE) इष्टतम परिणाम शोधण्यासाठी इंटेल क्वार्टस प्राइम सॉफ्टवेअर सेटिंग्जच्या संयोजनाद्वारे स्वयंचलितपणे पुनरावृत्ती करून कार्यप्रदर्शन वाढवते.
विस्तृत क्रॉस-प्रोबिंग पडताळणी साधने आणि डिझाइन स्त्रोत यांच्यातील क्रॉस-प्रोबिंगसाठी समर्थन प्रदान करते files.
ऑप्टिमायझेशन सल्लागार कार्यप्रदर्शन, संसाधनांचा वापर आणि वीज वापर सुधारण्यासाठी डिझाइन-विशिष्ट सल्ला प्रदान करते.
चिप प्लॅनर लहान, पोस्ट-प्लेसमेंट आणि राउटिंग डिझाइन बदल मिनिटांत अंमलात आणण्यासाठी सक्षम करून वेळ बंद ठेवताना सत्यापन वेळ कमी करते.
वेळ विश्लेषक नेटिव्ह Synopsys Design Constraint (SDC) समर्थन प्रदान करते आणि तुम्हाला जटिल वेळेची मर्यादा तयार करण्यास, व्यवस्थापित करण्यास आणि विश्लेषण करण्यास आणि प्रगत वेळेची पडताळणी त्वरित करण्यास अनुमती देते.
सिग्नल टॅप लॉजिक विश्लेषक सर्वाधिक चॅनेलचे समर्थन करते, सर्वात वेगवान घड्याळ गती, सर्वात मोठी एसample depths, आणि सर्वात प्रगत ट्रिगरिंग क्षमता एम्बेडेड लॉजिक अॅनालायझरमध्ये उपलब्ध आहेत.
सिस्टम कन्सोल वाचन आणि लेखन व्यवहार वापरून रिअल टाइममध्ये तुमचे FPGA सहजपणे डीबग करण्यास सक्षम करते. हे तुम्हाला तुमच्या FPGA मध्‍ये डेटाचे परीक्षण आणि पाठवण्‍यासाठी त्वरीत GUI तयार करण्‍यास सक्षम करते.
पॉवर विश्लेषक तुम्हाला डायनॅमिक आणि स्थिर उर्जा वापराचे अचूक विश्लेषण आणि ऑप्टिमाइझ करण्यास सक्षम करते.
डिझाइन सहाय्यक एक डिझाईन नियम तपासण्याचे साधन जे तुम्हाला आवश्यक पुनरावृत्तीची संख्या कमी करून आणि विविध ठिकाणी साधनाद्वारे प्रदान केलेल्या लक्ष्यित मार्गदर्शनासह जलद पुनरावृत्ती सक्षम करून अधिक वेगाने डिझाइन बंद करण्याची परवानगी देते.tagसंकलनाचे es.
फ्रॅक्टल संश्लेषण FPGA च्या लॉजिक संसाधनांमध्ये अंकगणित ऑपरेशन्स प्रभावीपणे पॅक करण्यासाठी इंटेल क्वार्टस प्राइम सॉफ्टवेअर सक्षम करते परिणामी कार्यप्रदर्शन लक्षणीयरीत्या सुधारते.
 EDA भागीदार संश्लेषण, फंक्शनल आणि टाइमिंग सिम्युलेशन, स्टॅटिक टाइमिंग अॅनालिसिस, बोर्ड-लेव्हल सिम्युलेशन, सिग्नल इंटिग्रिटी अॅनालिसिस आणि औपचारिक पडताळणीसाठी EDA सॉफ्टवेअर सपोर्ट देते. भागीदारांची संपूर्ण यादी पाहण्यासाठी, भेट द्या

www.intel.com/fpgaedapartners.

सुरुवातीची पायरी

  1. पायरी 1: येथे विनामूल्य इंटेल क्वार्टस प्राइम लाइट एडिशन सॉफ्टवेअर डाउनलोड करा www.intel.com/quartus
  2. पायरी 2: इंटेल क्वार्टस प्राइम सॉफ्टवेअर इंटरएक्टिव्ह ट्यूटोरियलसह ओरिएंटेड व्हा इन्स्टॉलेशननंतर, स्वागत स्क्रीनवर इंटरएक्टिव्ह ट्यूटोरियल उघडा.
  3. पायरी 3: येथे प्रशिक्षणासाठी साइन अप करा www.intel.com/fpgatraining

© इंटेल कॉर्पोरेशन. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

कागदपत्रे / संसाधने

इंटेल क्वार्टस प्राइम डिझाइन सॉफ्टवेअर [pdf] वापरकर्ता मार्गदर्शक
क्वार्टस प्राइम डिझाइन सॉफ्टवेअर, प्राइम डिझाइन सॉफ्टवेअर, डिझाइन सॉफ्टवेअर, सॉफ्टवेअर

संदर्भ

संबंधित पोस्ट

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *