इंटेल इरेजर डीकोडर संदर्भ डिझाइन सूचना

सामग्री लपवा

1 इंटेल इरेजर डीकोडर संदर्भ डिझाइन

2 इरेजर डीकोडर संदर्भ डिझाइन बद्दल

3 वैशिष्ट्ये

4 इरेजर डीकोडर कार्यात्मक वर्णन

5 इरेजर डीकोडर आयपी कोर पॅरामीटर्स

6 डीएसपी आयपी कोरमध्ये एव्हलॉन-एसटी इंटरफेस

7 इरेजर डीकोडर आयपी कोर सिग्नल

8 कागदपत्रे / संसाधने

8.1 संदर्भ

9 संबंधित पोस्ट

इंटेल इरेजर डीकोडर संदर्भ डिझाइन

Intel® Quartus® Prime Design Suite साठी अपडेट केले: ६९६१७७९७९७७७
आयडी: 683099
आवृत्ती: 2017.05.02

इरेजर डीकोडर संदर्भ डिझाइन बद्दल

इरेजर डीकोडर हा एक विशिष्ट प्रकारचा रीड-सोलोमन डीकोडर आहे जो नॉनबायनरी, चक्रीय, रेखीय ब्लॉक त्रुटी सुधारणे कोड वापरतो.
इरेजर डीकोडिंग क्षमतेसह रीड-सोलोमन डीकोडरमध्ये, तुम्ही दुरुस्त करू शकणार्‍या त्रुटी (E) आणि इरेजर (E') आहेत: n – k = 2E + E'

जेथे n ही ब्लॉकची लांबी आहे आणि k ही संदेशाची लांबी आहे (nk समता चिन्हांच्या संख्येच्या बरोबरीचे आहे).
इरेजर डीकोडर केवळ इरेजरचा विचार करतो, त्यामुळे सुधारणा क्षमता nk द्वारे दिलेल्या कमालपर्यंत पोहोचू शकते. डीकोडर इनपुट म्हणून इरेजर स्थाने प्राप्त करतो, विशेषत: कोडिंग सिस्टममध्ये डिमॉड्युलेटरद्वारे प्रदान केले जाते, जे काही प्राप्त कोड चिन्हे अविश्वसनीय म्हणून सूचित करू शकतात. डिझाईन इरेजर दुरुस्ती क्षमतेपेक्षा जास्त नसावे. डिझाईन चिन्हे हाताळते जे ते शून्य मूल्य म्हणून मिटवण्यासारखे दर्शवते.

वैशिष्ट्ये

Stratix® 10 उपकरणांना लक्ष्य करते
खोडून काढणे दुरुस्त करते
समांतर ऑपरेशन
प्रवाह नियंत्रण

इरेजर डीकोडर कार्यात्मक वर्णन

इरेजर डीकोडर त्रुटी सुधारत नाही, फक्त मिटवतो. हे त्रुटी स्थाने शोधण्याची जटिलता टाळते, ज्याची रीड-सोलोमन डीकोडिंग आवश्यक आहे.
डिझाइन अल्गोरिदम आणि आर्किटेक्चर रीड-सोलोमन डीकोडरपेक्षा वेगळे आहे. इरेजर डीकोडिंग एन्कोडिंगचा एक प्रकार आहे. समता समीकरणे पूर्ण करून वैध कोडवर्ड तयार करण्यासाठी ते p=nk चिन्हांसह इनपुट भरण्याचा प्रयत्न करते. पॅरिटी मॅट्रिक्स आणि जनरेटर मॅट्रिक्स पॅरिटी समीकरणे परिभाषित करतात.

डिझाइन फक्त लहान रीड-सोलोमन कोडसह कार्य करते, जसे की RS(14,10), RS(16,12), RS(12,8) किंवा RS(10,6). लहान संख्येच्या समता चिन्हांसाठी (p < k) हे डिझाइन वापरा; मोठ्या संख्येने पॅरिटी चिन्हांसाठी (p > kp), तुम्ही जनरेटर मॅट्रिक्स वापरावे.
इरेजर पॅटर्न (n-bits वाइड in_era इनपुट द्वारे दर्शविले जाते) ROM ला संबोधित करते जेथे डिझाईन पॅरिटी सबमॅट्रिसेस संग्रहित करते. डिझाइनमध्ये फक्त np = n आहे! k! n − k ! संभाव्य इरेजर नमुने. म्हणून, डिझाइन अॅड्रेस कॉम्प्रेशन मॉड्यूल वापरते.

डिझाईन पत्त्यापेक्षा लहान असलेल्या पत्त्यांच्या संख्येसह पत्ता एन्कोड करते आणि अचूक p बिट्स सेट करतात.
इरेजर डीकोडर त्याच्या इनपुटवर जास्तीत जास्त थ्रूपुटसाठी प्रति चक्र एकूण ब्लॉक लांबी n पर्यंत, इनकमिंग चिन्हांच्या कोणत्याही दराने प्राप्त करतो. तुम्ही समांतरता आणि चॅनेलची संख्या कॉन्फिगर करू शकता, जेणेकरून डिझाइन येणार्‍या चिन्हांना समांतर चॅनेलच्या संख्येने गुणाकार करेल जे एकाच वेळी येणार्‍या वेगवेगळ्या कोडवर्डशी संबंधित असतील.

इरेजर डीकोडर एका चक्रात (अनेक चॅनेलसाठी अनेक कोडवर्ड) चेक चिन्हांसह संपूर्ण डीकोड केलेला कोडवर्ड तयार करतो.

इनपुट बफर तुम्हाला प्रति चॅनेल समांतर चिन्हांची संख्या एकूण ब्लॉक लांबी (n) पेक्षा कमी ठेवण्याची परवानगी देतो. इंटेल तुम्हाला इनपुट बँडविड्थ वापरण्याची शिफारस करते, जोपर्यंत समांतरता तुमच्या इंटरफेस आवश्यकतांवर अवलंबून नाही.

इरेजर डीकोडर आयपी कोर पॅरामीटर्स

पॅरामीटर	कायदेशीर मूल्ये	डीफॉल्ट मूल्य	वर्णन
चॅनेलची संख्या	०.०६७ ते ०.२१३	1	इनपुट चॅनेलची संख्या (C) प्रक्रिया करण्यासाठी.
प्रति चिन्ह बिट्सची संख्या	०.०६७ ते ०.२१३	4	प्रति चिन्ह बिट्सची संख्या (M).
प्रति कोडवर्ड चिन्हांची संख्या	1 ते 2M-१०	14	प्रति कोडवर्ड एकूण चिन्हांची संख्या (N).
प्रति कोडवर्ड चेक चिन्हांची संख्या	1 ते N-१०	4	प्रति कोडवर्ड चेक चिन्हांची संख्या (R).
प्रति चॅनेल समांतर चिन्हांची संख्या	1 ते N	14	प्रत्येक कोडवर्डसाठी इनपुटवर समांतर येणार्‍या चिन्हांची संख्या (PAR)
फील्ड बहुपद	कोणतेही वैध बहुपद	19	गॅलॉइस फील्ड परिभाषित करणारे आदिम बहुपद निर्दिष्ट करते.

इरेजर डीकोडर इंटरफेस आणि सिग्नल

एव्हलॉन-एसटी इंटरफेस बॅकप्रेशरला सपोर्ट करतो, जी एक प्रवाह नियंत्रण यंत्रणा आहे, जिथे सिंक डेटा पाठवणे थांबवण्यासाठी स्त्रोताला सूचित करू शकते.
Avalon-ST इनपुट इंटरफेसवर तयार विलंब 0 आहे; प्रति बीट चिन्हांची संख्या 1 वर निश्चित केली आहे.

घड्याळ आणि रीसेट इंटरफेस Avalon-ST इंटरफेस सिंक्रोनाइझ करण्यासाठी घड्याळ आणि रिसेट सिग्नल चालवतात किंवा प्राप्त करतात.

डीएसपी आयपी कोरमध्ये एव्हलॉन-एसटी इंटरफेस

एव्हलॉन-एसटी इंटरफेस स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये डेटा ट्रान्सफर करण्यासाठी मानक, लवचिक आणि मॉड्यूलर प्रोटोकॉल परिभाषित करतात.

इनपुट इंटरफेस एक Avalon-ST सिंक आहे आणि आउटपुट इंटरफेस Avalon-ST स्त्रोत आहे. एव्हलॉन-एसटी इंटरफेस अनेक चॅनेलवर इंटरलीव्ह केलेल्या पॅकेटसह पॅकेट हस्तांतरणास समर्थन देते.
एव्हलॉन-एसटी इंटरफेस सिग्नल चॅनेल किंवा पॅकेट सीमांच्या माहितीशिवाय डेटाच्या एकाच प्रवाहाला समर्थन देणारे पारंपारिक स्ट्रीमिंग इंटरफेसचे वर्णन करू शकतात. अशा इंटरफेसमध्ये सामान्यत: डेटा, तयार आणि वैध सिग्नल असतात. एव्हलॉन-एसटी इंटरफेस बर्स्ट आणि पॅकेट ट्रान्सफरसाठी अनेक चॅनेलमध्ये इंटरलीव्ह केलेल्या पॅकेटसह अधिक जटिल प्रोटोकॉलचे समर्थन करू शकतात. Avalon-ST इंटरफेस अंतर्निहितपणे मल्टीचॅनल डिझाइन्स सिंक्रोनाइझ करतो, जे तुम्हाला जटिल नियंत्रण तर्क लागू न करता कार्यक्षम, वेळ-मल्टीप्लेक्स अंमलबजावणी साध्य करण्यास अनुमती देते.

एव्हलॉन-एसटी इंटरफेस बॅकप्रेशरला समर्थन देतात, जी प्रवाह नियंत्रण यंत्रणा आहे जिथे सिंक डेटा पाठवणे थांबवण्यासाठी स्त्रोताला सिग्नल करू शकते. जेव्हा त्याचे FIFO बफर भरलेले असतात किंवा जेव्हा त्याच्या आउटपुटवर गर्दी असते तेव्हा डेटाचा प्रवाह थांबवण्यासाठी सिंक सामान्यत: बॅकप्रेशर वापरते.

संबंधित माहिती

Avalon इंटरफेस तपशील

इरेजर डीकोडर आयपी कोर सिग्नल

घड्याळ आणि सिग्नल रीसेट करा

नाव	Avalon-ST प्रकार	दिशा	वर्णन
clk_clk	clk	इनपुट	मुख्य सिस्टम घड्याळ. संपूर्ण IP कोर clk_clk च्या वाढत्या काठावर चालतो.
reset_reset_n	रीसेट_n	इनपुट	एक सक्रिय कमी सिग्नल जो दावा केल्यावर संपूर्ण सिस्टम रीसेट करतो. तुम्ही हा सिग्नल असिंक्रोनसपणे सांगू शकता. तथापि, तुम्ही ते clk_clk सिग्नलवर समकालिक करणे आवश्यक आहे. जेव्हा आयपी कोर रीसेट करून पुनर्प्राप्त होतो, तेव्हा तो प्राप्त केलेला डेटा संपूर्ण पॅकेट असल्याची खात्री करा.

Avalon-ST इनपुट आणि आउटपुट इंटरफेस सिग्नल

नाव	Avalon-ST प्रकार	दिशा	वर्णन
मध्ये_तयार	तयार	आउटपुट	सिंक डेटा स्वीकारण्यास तयार आहे हे दर्शविण्यासाठी डेटा ट्रान्सफर रेडी सिग्नल. सिंक इंटरफेस संपूर्ण इंटरफेसमधील डेटाचा प्रवाह नियंत्रित करण्यासाठी in_ready सिग्नल चालवितो. सिंक इंटरफेस सध्याच्या clk वाढत्या काठावर डेटा इंटरफेस सिग्नल कॅप्चर करतो.
अवैध	वैध	इनपुट	डेटा सिग्नलची वैधता दर्शवण्यासाठी डेटा वैध सिग्नल. जेव्हा तुम्ही in_valid सिग्नलचा दावा करता, तेव्हा Avalon-ST डेटा इंटरफेस सिग्नल वैध असतात. तुम्ही in_valid सिग्नल रद्द करता तेव्हा, Avalon-ST डेटा इंटरफेस सिग्नल अवैध असतात आणि त्याकडे दुर्लक्ष केले पाहिजे. जेव्हाही डेटा उपलब्ध असेल तेव्हा तुम्ही in_valid सिग्नलचा दावा करू शकता. तथापि, जेव्हा आयपी कोर इन_रेडी सिग्नलचा दावा करतो तेव्हाच सिंक स्त्रोताकडील डेटा कॅप्चर करते.
in_data[]	डेटा	इनपुट	कोडवर्ड चिन्हे असलेला डेटा इनपुट. जेव्हा in_valid प्रतिपादन केले जाते तेव्हाच वैध. in_data सिग्नल एक वेक्टर आहे ज्यामध्ये C x PAR चिन्हे तर PAR < N, प्रत्येक चॅनेलचा कोडवर्ड अनेक चक्रांमध्ये येतो.
in_era	डेटा	इनपुट	डेटा इनपुट जे सूचित करते की कोणती चिन्हे इरेजर आहेत. जेव्हा in_valid प्रतिपादन केले जाते तेव्हाच वैध. हे एक वेक्टर असलेले आहे C x PAR बिट्स
बाहेर_तयार	तयार	इनपुट	डाउनस्ट्रीम मॉड्यूल डेटा स्वीकारण्यासाठी तयार आहे हे सूचित करण्यासाठी डेटा ट्रान्सफर रेडी सिग्नल. जेव्हा तुम्ही आउट_रेडी सिग्नलचा दावा करता तेव्हा स्त्रोत नवीन डेटा (उपलब्ध असल्यास) प्रदान करतो आणि जेव्हा तुम्ही आउट_रेडी सिग्नल बंद करता तेव्हा नवीन डेटा प्रदान करणे थांबवते.
out_valid	वैध	आउटपुट	डेटा वैध सिग्नल. जेव्हा वैध आउटपुट out_data वर असतो तेव्हा IP कोर out_valid सिग्नल उच्च असल्याचे प्रतिपादन करतो.
out_data	डेटा	आउटपुट	जेव्हा IP कोर आउट_व्हॅलिड सिग्नलचा दावा करतो तेव्हा डीकोड केलेले आउटपुट असते. दुरुस्त केलेली चिन्हे ज्या क्रमाने प्रविष्ट केली आहेत त्याच क्रमाने आहेत. हे एक वेक्टर असलेले आहे C x N चिन्हे
बाहेर_त्रुटी	त्रुटी	आउटपुट	दुरुस्त न करता येणारा कोडवर्ड दर्शवतो.

दावा केलेला in_valid सिग्नल वैध डेटा दर्शवतो.
समांतरता पॅरामीटरवर अवलंबून, प्रत्येक कोडवर्ड अनेक चक्रांमध्ये येऊ शकतो. डिझाइन इनपुटच्या संरचनेचा मागोवा घेते, त्यामुळे इंटरफेसवर पॅकेट सीमांची आवश्यकता नाही. डिझाइनच्या समांतर चॅनेलची संख्या सर्व समवर्ती चॅनेलसाठी कार्यात्मक युनिट्सची प्रतिकृती बनवून थ्रूपुट वाढवते. हे डिझाइन एव्हलॉन-एसटी इंटरफेस एकाधिक चॅनेल समर्थन वापरत नाही.

जेव्हा डीकोडर out_valid सिग्नलचा दावा करतो, तेव्हा तो out_data वर वैध डेटा प्रदान करतो.
हे प्रति चक्र C कोडवर्ड आउटपुट करते, जेथे C समांतर चॅनेलची संख्या आहे. आयपी कोर आउट_एरर सिग्नल देतो जेव्हा त्याला न-करेक्टेबल कोडवर्ड प्राप्त होतो, म्हणजे: जेव्हा आयपी कोर इरेजर दुरुस्ती क्षमता ओलांडतो

इरेजर डिकोडर संदर्भ डिझाइन
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.