स्ट्रॅटिक्स 921 HF10 पॅकेजसाठी इंटेल एएन 35 डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे

परिचय

ही अॅप्लिकेशन टीप Intel® Stratix® 35 GX 10 आणि Intel Stratix 400 SX 10 च्या HF400 पॅकेज ते Intel Stratix 10 GX 650 आणि Intel Stratix 10 SX 650 मधील डिव्हाइस स्थलांतरावर लक्ष केंद्रित करेल. मोठ्या डिझाइनसाठी तुम्ही अधिक तर्क घटक संसाधने मिळवू शकता. किंवा डिव्हाइस स्थलांतराद्वारे खर्च बचतीसाठी तर्क घटक संसाधने कमी करा. खालील विभाग डिव्हाइसच्या स्थलांतराबद्दल तपशील देतातview, स्थलांतर विचार, आणि यशस्वी उपकरण स्थलांतरासाठी पूर्व-डिझाइन पायऱ्या.

संबंधित माहिती

• इंटेल स्ट्रॅटिक्स 10 डिव्हाइस डेटाशीट
• इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक
• इंटेल स्ट्रॅटिक्स 10 डिव्हाइस पिन-आउट Files
• इंटेल स्ट्रॅटिक्स 10 डिव्हाइस फॅमिली पिन कनेक्शन मार्गदर्शक तत्त्वे

डिव्हाइस स्थलांतर संपलेview

तुम्ही इंटेल स्ट्रॅटिक्स 35 GX 10 आणि Intel Stratix 400 SX 10 च्या HF400 पॅकेज ते Intel Stratix 10 GX 650 आणि Intel Stratix 10 SX 650 दरम्यान डिव्हाइस स्थलांतर करू शकता. तुम्ही लवकर बोर्ड डिझाइन करताना खालील डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वांचा विचार केला पाहिजे.tage स्थलांतर सुसंगतता सुनिश्चित करण्यासाठी.

• पॉवर रेल्वे डिझाइन
  • उपकरणांसाठी VCCIO पिन
  • VREFB3[A,B,C,D]N0
• I/O पिन फंक्शन
  • पिन स्थान आणि पिन कार्य
  • I/O वैशिष्ट्ये जसे की I/O मानके आणि त्याची समर्थित वैशिष्ट्ये
• इंटेल क्वार्टस® प्राइम डिझाइन
  • I/O पिन फंक्शन उपलब्धतेनुसार मायग्रेटेबल इंटेल क्वार्टस प्राइम डिझाइन.

बोर्ड री-डिझाइनिंग टाळण्यासाठी बोर्ड डिझाइनमध्ये लक्ष्य डिव्हाइस स्थलांतरासाठी नियोजित वैशिष्ट्ये समाविष्ट करणे आवश्यक आहे. खालील सारणी एक ओव्हर प्रदान करतेview स्थलांतर करण्यायोग्य आणि स्थलांतर न करता येण्याजोग्या I/O बँकांचे. I/O बँका 2K, 2L, 2M, 2N आणि 3B पूर्णपणे सुसंगत आहेत आणि तुम्ही लक्ष्य उपकरणावर डिझाइन मुक्तपणे स्थलांतरित करू शकता. तथापि, बँका 3A आणि 3D अंशतः सुसंगत आहेत कारण फक्त निवडलेल्या I/O मानक आणि I/O पिन संख्या समर्थित आहेत.

तक्ता 1. स्थलांतर करण्यायोग्य आणि नॉन-माइग्रेटेबल I/O बँका

I/O बँक	स्थलांतराची स्थिती
2K	सर्व सिंगल-एंडेड आणि विभेदक I/O मानकांसाठी पूर्णपणे सुसंगत.
2L
2M
2N
3A	सिंगल-एंडेड नॉन-व्हॉल्यूमसाठी अंशतः सुसंगतtage संदर्भ सिग्नल आणि नॉन-LVDS SERDES भिन्नता I/O (LVDS I/O मानक केवळ समर्पित संदर्भ घड्याळ पिनसाठी कार्य करते).
3B	सर्व सिंगल-एंडेड आणि विभेदक I/O मानकांसाठी पूर्णपणे सुसंगत.
3C	विसंगत.
3D	सिंगल-एंडेड नॉन-व्हॉल्यूमसाठी अंशतः सुसंगतtage संदर्भ सिग्नल आणि नॉन-LVDS SERDES भिन्नता I/O (LVDS I/O मानक केवळ समर्पित संदर्भ घड्याळ पिनसाठी कार्य करते). Intel Stratix 30 GX 35 आणि Intel Stratix 10 SX 400 उपकरणांच्या HF10 पॅकेजमध्ये फक्त 400 I/O पिन उपलब्ध आहेत.

खालील तक्ता Intel Stratix 35 GX 10/Intel Stratix 400 SX 10 आणि Intel Stratix 400 GX 10/Intel Stratix 650 SX10 उपकरणांच्या HF650 पॅकेजमधील समर्थित I/O मानक तुलना दर्शविते. प्रत्येक I/O मानकासाठी समर्थित वैशिष्ट्य Intel Stratix 10 General Purpose I/O वापरकर्ता मार्गदर्शकामध्ये उपलब्ध आहे.

तक्ता 2. इंटेल स्ट्रॅटिक्स 35 GX 10/Intel Stratix 400 SX 10 आणि Intel Stratix 400 GX 10/Intel Stratix 650 SX 10 उपकरणांच्या HF650 पॅकेजमधील I/O मानक तुलना

बँक	इंटेल स्ट्रॅटिक्स 10 GX 400/SX 400 (HF35 पॅकेज)	इंटेल स्ट्रॅटिक्स 10 GX 650/SX 650 (HF35 पॅकेज)
3A	EMIF ऍप्लिकेशन्स आणि LVDS SERDES फंक्शन्स वगळता 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना सपोर्ट करते. LVDS I/O मानक केवळ संदर्भ घड्याळ कार्यासाठी समर्पित संदर्भ घड्याळ पिनमध्ये समर्थित आहे.	मध्ये सांगितल्याप्रमाणे 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना समर्थन देते इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.
3B	मध्ये सांगितल्याप्रमाणे 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना समर्थन देते इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.	मध्ये सांगितल्याप्रमाणे 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना समर्थन देते इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.
3C	केवळ 3.0V आणि 3.3V सिंगल-एंडेड I/O मानकांना समर्थन देते.	मध्ये सांगितल्याप्रमाणे 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना समर्थन देते इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.
3D	EMIF आणि LVDS फंक्शन्स वगळता 1.8V सिंगल-एंडेड I/O आणि भिन्न I/O मानकांना समर्थन देते. LVDS I/O मानक केवळ संदर्भ घड्याळ कार्यासाठी समर्पित संदर्भ घड्याळ पिनमध्ये समर्थित आहे.	मध्ये सांगितल्याप्रमाणे 1.2V, 1.5V आणि 1.8V सिंगल-एंडेड आणि डिफरेंशियल I/O मानकांना समर्थन देते इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.

Intel Stratix 30 GX 3/SX35 मधील HF10 पॅकेजच्या बँक 400D मध्ये एकूण 400 पिन आहेत ज्या पॅकेजसाठी तयार आहेत. खालील तक्ता Intel Stratix 35 GX 10/SX 400 आणि Intel Stratix 400 GX 10/SX 650 उपकरणांच्या HF650 पॅकेजसाठी पिन स्थान तुलना दर्शविते. तुमच्या डिझाइनमध्ये कोणता पिन वापरायचा हे ठरवण्यापूर्वी तुम्ही स्थलांतरासाठी I/O पिनची सुसंगतता पूर्णपणे समजून घेतली पाहिजे.
तक्ता 3. इंटेल स्ट्रॅटिक्स 35 GX 10/SX 400 आणि Intel Stratix 400 GX 10/SX 650 उपकरणांच्या HF650 पॅकेजसाठी पिन स्थान तुलना

इंटेल स्ट्रॅटिक्स 10 GX 400/SX 400 (HF35 पॅकेज)		इंटेल स्ट्रॅटिक्स 10 GX 650/SX 650 (HF35 पॅकेज)
पिन नाव/फंक्शन	स्थान पिन करा	पिन नाव/फंक्शन	स्थान पिन करा
IO	M5	IO	M5
IO	M6	IO	M6
IO	L8	IO	L8
IO	K7	IO	K7
IO	M3	IO	M3
IO	N3	IO	N3
IO	L7	IO	L7
IO	M7	IO	M7
IO	N1	IO	N1
IO	M1	IO	M1
IO	H5	IO	H5
IO	G5	IO	G5
चालू ठेवले…

इंटेल स्ट्रॅटिक्स 10 GX 400/SX 400 (HF35 पॅकेज)		इंटेल स्ट्रॅटिक्स 10 GX 650/SX 650 (HF35 पॅकेज)
IO	N5	IO	N5
IO	N4	IO	N4
IO	J6	IO	J6
IO	K5	IO	K5
IO	P1	IO	P1
IO	P2	IO	P2
IO	K6	IO	K6
IO	L5	IO	L5
IO	P3	IO	P3
IO	P4	IO	P4
IO	H4	IO	H4
IO	H3	IO	H3
IO	R1	IO	R1
IO	R2	IO	R2
IO	K4	IO	K4
IO	J4	IO	J4
IO	R4	IO	R4
IO	R5	IO	R5
VREFB3DN0	M8	VREFB3DN0	M8
NC	J1	IO	J1
NC	H1	IO	H1
NC	T2	IO	T2
NC	T3	IO	T3
NC	L3	IO	L3
NC	L4	IO	L4
NC	T4	IO	T4
NC	T5	IO	T5
NC	J3	IO	J3
NC	J2	IO	J2
NC	U1	IO	U1
NC	U2	IO	U2
NC	L2	IO	L2
NC	M2	IO	M2
NC	V1	IO	V1
चालू ठेवले…

इंटेल स्ट्रॅटिक्स 10 GX 400/SX 400 (HF35 पॅकेज)		इंटेल स्ट्रॅटिक्स 10 GX 650/SX 650 (HF35 पॅकेज)
NC	W1	IO	W1
NC	K2	IO	K2
NC	K1	IO	K1

संबंधित माहिती
इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक

हार्डवेअर डिझाइन मार्गदर्शक तत्त्वे

हा विभाग मागील विभागात समाविष्ट केलेल्या डिव्हाइस स्थलांतर सुसंगततेचा विचार करून हार्डवेअर डिझाइन मार्गदर्शक तत्त्वे प्रदान करतो. आधी सांगितल्याप्रमाणे, 2K, 2L, 2M, 2N आणि 3B साठी I/O बँका डिव्हाइस स्थलांतरासाठी पूर्णपणे सुसंगत आहेत. त्याचप्रमाणे, VCC, VCCPT, आणि VCCA_PLL सारख्या पॉवर पिन या उपकरणांमध्ये पूर्णपणे सुसंगत आणि स्थलांतर करण्यायोग्य आहेत. अधिक माहितीसाठी, Intel Stratix 10 डिव्हाइस फॅमिली पिन कनेक्शन मार्गदर्शक तत्त्वांमध्ये सूचीबद्ध मार्गदर्शक तत्त्वे पहा.
संबंधित माहिती
इंटेल स्ट्रॅटिक्स 10 डिव्हाइस फॅमिली पिन कनेक्शन मार्गदर्शक तत्त्वे

पॉवर पिन स्थलांतर मार्गदर्शक तत्त्वे
खालील तक्त्यामध्ये डिझाइन माइग्रेशनसाठी पॉवर पिन डिझाइन मार्गदर्शक तत्त्वांचे वर्णन केले आहे. फोकस केलेल्या पॉवर पिन VCCIO I/O बँका 3A, 3B, 3C आणि 3D आहेत ज्यांना पूर्व-डिझाइन विचारात घेणे आवश्यक आहे.
तक्ता 4. पॉवर पिन बोर्ड डिझाइन मार्गदर्शक तत्त्वे

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
पॉवर पिन (VCCIO)	3A	बँक 3A समतुल्य VCCIO व्हॉल्यूमला समर्थन देऊ शकतेtagस्थलांतर यंत्रावरून e पातळी. त्यामुळे वीज रेल्वे कनेक्शन राहू शकते. तुम्ही न वापरलेल्या I/O बँकांना त्यांचा VCCIO पिन GND ला जोडून पॉवर डाउन करू शकता.
	3B	बँक 3B समतुल्य VCCIO व्हॉल्यूमला समर्थन देऊ शकतेtagस्थलांतर यंत्रावरून e पातळी. त्यामुळे वीज रेल्वे कनेक्शन राहू शकते. तुम्ही न वापरलेल्या I/O बँकांना त्यांचा VCCIO पिन GND ला जोडून पॉवर डाउन करू शकता.
	3C	समर्थित VCCIO व्हॉल्यूमtagIntel Stratix 35 GX 10 आणि SX 400 च्या HF400 पॅकेजची e पातळी 3.0V किंवा 3.3V आहे. हे इंटेल स्ट्रॅटिक्स 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमध्ये स्थलांतरित करण्यायोग्य नाही, कारण ते फक्त 1.2V, 1.5V आणि 1.8V चे समर्थन करते. Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमधून Intel Stratix 35 GX10 किंवा SX400 डिव्हाइसच्या HF400 पॅकेजमध्ये स्थलांतरित करताना समान अटी लागू होतात. स्थलांतरानंतर किंवा पॉवर रेल इच्छित VCCIO व्हॉल्यूममध्ये बदलल्यानंतर I/O बँक वापरात नसताना तुमच्या बोर्ड डिझाइनमध्ये VCCIO ला GND शी कनेक्ट करण्याचा पर्याय असणे आवश्यक आहे.tagस्थलांतरानंतर e पातळी. व्हॉल्यूमसाठी 0Ω रेझिस्टर पर्याय बदलून तुम्ही पॉवर रेलची पूर्व-डिझाइन करणे आवश्यक आहेtage मध्ये दाखवल्याप्रमाणे निवड आकृती 1 पृष्ठ 9 वर.
	3D	Intel Stratix 3 GX35 किंवा SX10 उपकरणाच्या HF400 पॅकेजसाठी VCCIO400D फक्त 1.8V चे समर्थन करते. लक्ष्य स्थलांतर यंत्र देखील समान व्हॉल वापरत असल्यासtage पातळी, ते थेट स्थलांतर करण्यायोग्य आहे. अन्यथा, तुम्ही व्हॉल्यूमसाठी 0Ω रेझिस्टर पर्याय बदलून पॉवर रेलची पूर्व-डिझाइन करणे आवश्यक आहे.tage मध्ये दाखवल्याप्रमाणे निवड आकृती 2 पृष्ठ 9 वर.

आकृती 1. बँक 3C साठी VCCIO पिन

आकृती 2. बँक 3D साठी VCCIO पिन

I/O पिन स्थलांतर मार्गदर्शक तत्त्वे
खालील तक्त्यामध्ये 3A, 3B, 3C आणि 3D बँकांसाठी GPIO पिनसाठी डिझाइन मार्गदर्शक तत्त्वे सूचीबद्ध आहेत.

तक्ता 5. I/O पिन बोर्ड डिझाइन मार्गदर्शक तत्त्वे

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
GPIO पिन	3A	Intel Stratix 3 GX35 किंवा SX10 उपकरणाच्या HF400 पॅकेजमधील बँक 400A साठी GPIO पिन 1.2V, 1.5V आणि 1.8V वर सिंगल-एंडेड डिफरेंशियल I/O मानकांना समर्थन देतात. मिनी-LVDS, RSDS आणि LVDS I/O मानके केवळ संदर्भ घड्याळाच्या उद्देशासाठी समर्पित घड्याळ पिनमध्ये समर्थित आहेत. पिन आणि त्याचे कार्य Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमध्ये स्थलांतरित केले जाऊ शकते. Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF650 पॅकेजमधील बँक 650A GPIO मधील EMIF किंवा LVDS SERDES साठी वापरली असल्यास, ते Intel Stratix 35 GX10 किंवा SX400 डिव्हाइसच्या HF400 पॅकेजमध्ये स्थलांतरित करता येणार नाही. या पिन NC म्हणून सोडा. अधिक माहितीसाठी, पहा आकृती 3 पृष्ठ 10 वर.
	3B	बँक 3B साठी GPIO पिन इंटेल स्ट्रॅटिक्स 35 GX10 किंवा SX400 डिव्हाइसचे HF400 पॅकेज आणि Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमधील समान वैशिष्ट्यांचे समर्थन करतात. डिझाइन पूर्णपणे सुसंगत आणि स्थलांतर करण्यायोग्य आहे.
	3C	Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF400 पॅकेजची बँक 400C फक्त 3.0V किंवा 3.3V चे समर्थन करते. त्यामुळे, हे Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजवर थेट स्थलांतर नाही आणि त्याउलट. डिव्हाइस स्थलांतरानंतर GPIO पिन स्थलांतर करण्यायोग्य नसताना NC म्हणून सोडा. कनेक्शन डिस्कनेक्ट करण्यासाठी किंवा इंटरफेस घटक काढून टाकण्यासाठी 0Ω रेझिस्टर ठेवण्याचा विचार करा. अधिक माहितीसाठी, पहा आकृती 3 पृष्ठ 10 वर.
चालू ठेवले…

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
		तथापि, डिव्हाइस स्थलांतरानंतर तुम्हाला तुमच्या डिझाइनमध्ये I/O पिन ठेवण्याची आवश्यकता असल्यास, तुम्ही ते त्यानुसार डिझाइन करू शकता आकृती 4 पृष्ठ 10 वर. एक लेव्हल शिफ्टर ठेवा जो समान व्हॉल्यूमवर लेव्हल शिफ्ट करू शकेलtagGPIO पिनच्या आवश्यकतेनुसार e स्तर. या डिझाइनची अंमलबजावणी करून, तुम्ही त्या सिंगल-एंडेड नॉन-रेफरन्स व्हॉल्यूमचे स्थलांतर करण्यास सक्षम असालtage नवीन लक्ष्य उपकरणासाठी I/O.
	3D	Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF400 पॅकेजचा बँक 400D फक्त 30 GPIO पिनला सपोर्ट करतो. कृपया पहा तक्ता 3 जर तुमची रचना Intel Stratix 5 GX35 किंवा SX10 डिव्हाइसच्या HF650 पॅकेजने सुरू होत असेल तर स्थलांतर करण्यायोग्य I/O पिन ओळखण्यासाठी पृष्ठ 650 वर. नॉन-माइग्रेटेबल पिनसाठी, जेव्हा तुमची रचना Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजसह सुरू होते तेव्हा पिन NC म्हणून ठेवा. अधिक माहितीसाठी, पहा आकृती 3 पृष्ठ 10 वर. Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF400 पॅकेजमधील बँक 400D साठी GPIO पिन 1.2V, 1.5V आणि 1.8V वर सिंगल-एंडेड आणि भिन्न I/O मानकांना समर्थन देतात. Mini-LVDS, RSDS आणि LVDS I/O मानके केवळ संदर्भ घड्याळाच्या उद्देशासाठी समर्पित घड्याळ पिन म्हणून समर्थित आहेत. हे पिन आणि त्यांची कार्ये Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमध्ये प्रत्यक्ष किंवा अप्रत्यक्षपणे स्थलांतरित केली जाऊ शकतात. Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF650 पॅकेजमधील बँक 650D GPIO मधील EMIF किंवा LVDS SERDES साठी वापरल्यास, ते Intel Stratix 35 GX10 किंवा SX400 डिव्हाइसच्या HF400 पॅकेजमध्ये स्थलांतरित करता येणार नाही. या पिन NC म्हणून सोडा. तुम्हाला Intel Stratix 35 GX10 किंवा SX650 डिव्‍हाइसच्‍या HF650 पॅकेजमधून Intel Stratix 35 GX10 किंवा SX400 डिव्‍हाइसच्‍या HF400 पॅकेजमध्‍ये विना-संदर्भ सिंगल-एंडेड I/O वेगवेगळ्या व्हॉल्यूमसह सुसंगत पिन म्‍हणून स्थलांतरित करण्‍याची गरज असल्‍यासtagई लेव्हलमध्ये दाखवल्याप्रमाणे तुम्ही बोर्ड डिझाइन करू शकता आकृती 5 पृष्ठ 10 वर.

आकृती 3. बँक 3A साठी GPIO पिन

आकृती 4. बँक 3C साठी GPIO पिन

आकृती 5. बँक 3D साठी GPIO पिन

VREF पिन स्थलांतर मार्गदर्शक तत्त्वे
हे सारणी VREF पिनसाठी डिझाइन स्थलांतर मार्गदर्शक तत्त्वांचे वर्णन करते.

तक्ता 6. VREF पिन बोर्ड डिझाइन मार्गदर्शक तत्त्वे

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
VREF पिन	3A	VREF पिन स्थलांतरासाठी सुसंगत आहे. जर VREF पिन वापरल्या जात नसतील, तर त्या पिन ज्या बँकेत आहेत त्या VCCIO शी किंवा GND शी कनेक्ट करा.
	3B	VREF पिन स्थलांतरासाठी सुसंगत आहे. जर VREF पिन वापरल्या जात नसतील, तर त्या पिन ज्या बँकेत आहेत त्या VCCIO शी किंवा GND शी कनेक्ट करा.
	3C	Intel Stratix 3 GX0 किंवा SX35 डिव्हाइसच्या HF10 पॅकेजवरील VREFB400CN400 पिन नेहमी GND शी कनेक्ट केलेला असणे आवश्यक आहे, ते Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमध्ये स्थलांतरित करता येणार नाही. मूळ बोर्ड डिझाइनमधील VREF पिन इंटेल स्ट्रॅटिक्स 35 GX10 किंवा SX650 डिव्हाइसचे HF650 पॅकेज वापरत असल्यास, तुम्हाला Intel Stratix 35 GX10 किंवा SX400 डिव्हाइसच्या HF400 पॅकेजवर स्थलांतरित करताना GND शी पिन कनेक्ट करणे आवश्यक आहे. तुम्ही तुमचे बोर्ड ट्रेस डिझाइन बदलण्यायोग्य रेझिस्टर पर्यायांसह डिझाइन करू शकता आकृती 6 पृष्ठ 11 वर.
	3D	Intel Stratix 3 GX35 किंवा SX10 उपकरणाच्या HF400 पॅकेजसाठी VCCIO400D पिन फक्त 1.8V ला सपोर्ट करते. इतर VCCIO voltage पातळी जसे की 1.2V आणि 1.5V समर्थित नाहीत. VREF पॉवर रेलने वापरलेल्या I/O मानकांचे पालन करणे आवश्यक आहे. जर व्हीआरईएफ पिन वापरल्या जात नसतील, तर त्या पिन असलेल्या बँकेतील व्हीसीसीआयओशी किंवा जीएनडीशी कनेक्ट करा.

आकृती 6. VREF पिन बँक 3C

RZQ पिन स्थलांतर मार्गदर्शक तत्त्वे
हे सारणी बँक 3[A, B, C, D] साठी RZQ पिनसाठी डिझाइन स्थलांतर मार्गदर्शक तत्त्वांचे वर्णन करते.
तक्ता 7. RZQ पिन बोर्ड डिझाइन मार्गदर्शक तत्त्वे

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
RZQ पिन	3A	Intel Stratix 3 GX35 किंवा SX10 डिव्हाइसच्या HF400 पॅकेजवरील बँक 400C साठी RZQ पिन नेहमी GND शी कनेक्ट केलेली असणे आवश्यक आहे आणि ते Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमध्ये स्थलांतरित करता येणार नाही किंवा त्याउलट. बँक 3A, 3B आणि 3C साठी OCT वापरताना, इच्छित OCT प्रतिबाधावर अवलंबून, 240-Ω किंवा 100-Ω रेझिस्टरद्वारे या पिन GND शी कनेक्ट करा. OCT योजनांबद्दल अधिक माहितीसाठी, पहा इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक.
	3B
	3C
	3D
चालू ठेवले…

पिन	I/O बँक	बोर्ड डिझाइन मार्गदर्शक तत्त्वे
		जेव्हा तुम्ही या पिन्स बाह्य अचूक रोधकासाठी समर्पित इनपुट म्हणून किंवा I/O पिन म्हणून वापरत नाही, तेव्हा या पिन्समध्ये शिफारस केल्यानुसार हे पिन कनेक्ट केलेले राहू द्या. इंटेल स्ट्रॅटिक्स 10 डिव्हाइस फॅमिली पिन कनेक्शन मार्गदर्शक तत्त्वे.

आकृती 7. बँका 3[A, B, C, D] साठी RZQ पिन

संबंधित माहिती

• इंटेल स्ट्रॅटिक्स 10 सामान्य उद्देश I/O वापरकर्ता मार्गदर्शक
• इंटेल स्ट्रॅटिक्स 10 डिव्हाइस फॅमिली पिन कनेक्शन मार्गदर्शक तत्त्वे

इंटेल क्वार्टस प्राइम सॉफ्टवेअर डिझाइन मायग्रेशन

हा विभाग इंटेल स्ट्रॅटिक्स 35 GX10 किंवा SX400 डिव्हाइसच्या HF400 पॅकेज आणि Intel Stratix 35 GX10 किंवा SX650 डिव्हाइसच्या HF650 पॅकेजमधील इंटेल क्वार्टस प्राइम डिझाइनच्या स्थलांतराचे वर्णन करतो. हे खालील पद्धतींद्वारे साध्य करता येते:

• पद्धत 1- उपकरण OPN बदला

या पद्धतीमध्ये, तुमच्याकडे स्थान बदलण्याची आणि असाइनमेंट पिन करण्याची लवचिकता आहे. पृष्ठ 8 वरील आकृती 13 मध्ये दर्शविल्याप्रमाणे पॉप-अप विंडोमधून, होय बटण निवडा आणि इंटेल क्वार्टस प्राइम सॉफ्टवेअर स्वयंचलितपणे स्थान असाइनमेंट नियुक्त करेल आणि यशस्वी स्थलांतर सुनिश्चित करेल. जर तुम्ही विद्यमान असाइनमेंट्स ठेवू इच्छित असाल तर, पॉप-अप विंडोमध्ये NO बटण निवडा आणि तुम्ही नंतर व्यक्तिचलितपणे असाइनमेंट करू शकता.

आकृती 8. स्थान असाइनमेंट काढून टाकणे

• पद्धत 2 - मायग्रेशन UI वापरा

नियुक्त केलेल्या बदलांसाठी डिझाइन लवचिक नसल्यास, मायग्रेशन UI वापरणे सूचीबद्ध उपकरणांची सुसंगतता तपासण्यात मदत करते. तुम्ही मायग्रेशन डिव्हाइसेस डायलॉग बॉक्समधील कंपॅटिबल मायग्रेशन डिव्हाइस सूचीमधून निवडलेल्या मायग्रेशन डिव्हाइसेस सूचीमध्ये सूचीबद्ध केलेले सर्वोत्कृष्ट डिव्हाइस नियुक्त करू शकता आणि कोणते डिव्हाइस सर्वोत्तम कार्य करते हे निर्धारित करेपर्यंत डिझाइन संकलित करू शकता. तुम्ही पिन प्लॅनरवरून पिन मायग्रेशन विंडोमध्ये देखील प्रवेश करू शकता. तुम्ही हे GUI वापरत असल्यास, तुम्ही स्थलांतरासाठी निवडलेल्या उपकरणांमधील स्थलांतर परिणामांसह तुलना सारणी तपासू शकता जे बदल्यात स्थान असाइनमेंटमध्ये सुलभता प्रदान करेल. ऍप्लिकेशन नोटमध्ये, आम्ही मायग्रेशन UI च्या वापरावर आणि दोन उपकरणांमधील विसंगती समस्यांचे निराकरण कसे करावे यावर लक्ष केंद्रित करणार आहोत.

1SG040HH2F3512VG-1SG065HH3F3512VG उपकरणांसाठी स्थलांतर GUI द्वारे स्थलांतर

या ऍप्लिकेशन नोटमध्ये वापरलेल्या डिझाईन्स असाइनमेंट समस्यांचे निराकरण करण्यासाठी मूलभूत डिझाइन आहेत. पृष्ठ 9 वरील आकृती 14 पिन असाइनमेंटसह डिझाइनचा स्नॅपशॉट आहे.

आकृती 9. उदाampपिन असाइनमेंटसह डिझाइन

1. डिव्‍हाइस माइग्रेशन सुरू करण्‍यासाठी (1SG040HH2F3512VG-1SG065HH3F3512VG), प्रोजेक्‍ट नेव्हिगेटर विंडोमध्‍ये डिव्‍हाइस टॅबवर उजवे क्लिक करा. पृष्ठ 10 वरील आकृती 14 मध्ये दर्शविल्याप्रमाणे हे तुम्हाला पॉप-अप विंडोमध्ये नेव्हिगेट करेल.
   आकृती 10. डिव्हाइस पृष्ठ
2. डिव्हाइस थेट बदलण्याऐवजी (जे इंटेल क्वार्टस प्राइम सॉफ्टवेअरला सर्व स्थान असाइनमेंट काढून नवीन डिव्हाइसवर स्थलांतरित करण्यास अनुमती देईल), पृष्ठ 10 वर आकृती 14 च्या तळाशी उजवीकडे स्थित माइग्रेशन डिव्हाइसेस टॅब निवडा. स्थलांतर साधने टॅब, पृष्ठ 11 वर आकृती 15 मध्ये दर्शविल्याप्रमाणे एक विंडो पॉप अप होईल.
   आकृती 11. स्थलांतर साधने
3. स्थलांतर साधने संवाद बॉक्समध्ये, सुसंगत स्थलांतर साधने सूची आणि निवडलेल्या स्थलांतर साधने सूची दरम्यान स्थलांतर साधने हलविण्यासाठी >, >>, <, आणि << वर क्लिक करा. सिलेक्टेड मायग्रेशन डिव्हायसेस सूची मधील डिव्‍हाइसचे नाव जे मजकूर (वर्तमान डिव्‍हाइस) च्‍या पाठोपाठ आलेले आहे ते सूचित करते की डिव्‍हाइस सध्‍या डिव्‍हाइस डायलॉग बॉक्समध्‍ये उपलब्‍ध डिव्‍हाइसेस सूचीमध्‍ये निर्दिष्ट केले आहे. सुसंगत डिव्‍हाइसेस सुसंगत माइग्रेशन डिव्‍हाइसेस सूचीमध्‍ये अंशतः किंवा पूर्णपणे. टीप: इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्ती 20.2 नंतर अंशतः स्थलांतरित करण्यायोग्य डिव्हाइस सूची दर्शविली जाईल. तुम्‍हाला इंटेल क्वार्टस प्राइम सॉफ्टवेअरने मायग्रेशन डिव्‍हाइसच्‍या स्‍पीड ग्रेडची पर्वा न करता कंपॅटिबल मायग्रेशन डिव्‍हाइसेस सूचीमध्‍ये सर्व सुसंगत मायग्रेशन डिव्‍हाइसेस प्रदर्शित करण्‍याची इच्छा असल्‍यास, सर्व स्‍पीड ग्रेड दाखवा पर्याय चालू करा. तुम्‍हाला इंटेल क्वार्टस प्राइम सॉफ्टवेअरने केवळ कंपॅटिबल मायग्रेशन डिव्‍हाइसेस सूचीमध्‍ये टार्गेट डिव्‍हाइस प्रमाणे स्पीड ग्रेड असलेली सुसंगत माइग्रेशन डिव्‍हाइस दाखवायची असल्‍यास, सर्व स्पीड ग्रेड दाखवा पर्याय बंद करा.
4. स्थलांतरासाठी (1SG065HH3F3512VG) डिव्हाइस निवडल्यानंतर, ओके क्लिक करा आणि नंतर तुम्ही .qsf मध्ये असाइनमेंट तपासू शकता. file खूप तुम्ही स्थलांतर साधने डायलॉग बॉक्समध्ये किमान एक मायग्रेशन डिव्हाइस निर्दिष्ट न केल्यास, फील्ड निवडलेली 0 स्थलांतर साधने दाखवते.
   आकृती 12. ग्लोबल असाइनमेंट सेट करा
5. मायग्रेशन डिव्हाइस म्हणून वापरण्यासाठी डिव्हाइस निर्दिष्ट केल्यानंतर, डिझाइन संकलित करा. तथापि, डिव्हाइस स्थलांतरामुळे अतिरिक्त अडथळे येऊ शकतात. अतिरिक्त अडथळ्यांमुळे संकलन अयशस्वी होऊ शकते, आणि पृष्ठ 13 वरील आकृती 16 मध्ये दर्शविल्याप्रमाणे त्रुटी संदेश दर्शविते. त्रुटी दिसून येतात कारण उपकरणे अंशतः स्थलांतरित करण्यायोग्य आहेत. या त्रुटींमुळे तुम्हाला पिन प्लॅनरमधील पिन असाइनमेंट तपासण्यासाठी पृष्‍ठ 14 वरील आकृती 16 मध्ये दाखवले आहे.
   आकृती 13. त्रुटी संदेश
   आकृती 14. पिन प्लॅनर
6. नॉन-माइग्रेटेबल I/O पिनसाठी, त्यांना NC म्हणून सोडा. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये तुम्ही न वापरलेले I/O पिन इनपुट ट्राय-स्टेट म्हणून सेट करू शकता. प्रोजेक्ट नेव्हिगेटर विंडोमधून डिव्हाइसवर जा आणि पृष्ठ 15 वरील आकृती 16 मध्ये दर्शविल्याप्रमाणे डिव्हाइसेस आणि पिन पर्यायांवर क्लिक करा. डिव्हाइस आणि पिन पर्याय विंडोमध्ये, सर्व न वापरलेले पिन आरक्षित करा ड्रॉप-डाउन सूची अंतर्गत, इनपुट ट्राय म्हणून निवडा. सांगितले.
   आकृती 15. डिव्हाइसेस पृष्ठ
   आकृती 16. उपकरणे आणि पिन पर्याय
7. पृष्ठ 17 वर आकृती 17 मध्ये दर्शविल्याप्रमाणे नॉन-माइग्रेटेबल पिनचे स्थान असाइनमेंट काढा आणि डिझाइन संकलित करा.
   आकृती 17. स्थान असाइनमेंट
   आकृती 18. डिझाइन संकलन
8. वैकल्पिकरित्या, जर तुमच्याकडे नॉन-माइग्रेटेबल पिन आणि त्यांचे I/O मानक बदलण्याची लवचिकता असेल, तर तुम्ही पिन मायग्रेशनवर जाऊ शकता. View विंडो आणि पिनची सुसंगतता तपासा आणि त्यानुसार पिन नियुक्त करा.
9. पिन स्थलांतर View विंडो डिव्हाइस स्थलांतरासाठी पिनच्या योग्यतेबद्दल माहिती प्रदान करते. वर क्लिक करून तुम्ही ही विंडो पिन प्लॅनरमध्ये उघडू शकता View> पिन स्थलांतर View खिडकी यामध्ये एक पिन निवडा view खालील पिन स्थलांतर माहिती प्रदर्शित करण्यासाठी:
   • पिन नंबर
   • स्थलांतर साधने
   • पिन शोधक
   • स्थलांतर परिणाम
   • फक्त हायलाइट केलेल्या पिन दाखवा
   • स्थलांतर फरक दर्शवा
   • निर्यात करा
   • आज्ञा दाखवा
     पिन माइग्रेशनवर उजवे क्लिक करून तुम्ही या कमांड्समध्ये प्रवेश करू शकता View पिन प्लॅनरमधील विंडो. पृष्ठ 19 वर आकृती 18 मध्ये दर्शविल्याप्रमाणे तुम्ही फरक पाहू शकता आणि पिन असाइनमेंट सुलभ करू शकता. पृष्ठ 20 वरील आकृती 19 मध्ये दर्शविल्याप्रमाणे आवश्यकतेनुसार पिन शोधण्यासाठी तुम्ही पिन फाइंडरमध्ये पाहू शकता.
     आकृती 19. पिन स्थलांतर View
     आकृती 20. पिन फाइंडर
10. पिन प्लॅनरमधील पृष्ठ 21 वरील आकृती 19 मध्ये दर्शविल्याप्रमाणे पिन असाइनमेंट बदला आणि डिझाइन संकलित करा. आपण यशस्वी संकलनाचे निरीक्षण कराल.

आकृती 21. असाइनमेंट पिन करा

1SX065HH3F3512LG-1SX040HH2F3512LG उपकरणांसाठी स्थलांतर UI वापरून स्थलांतर
माजीampया स्थलांतरामध्ये वापरलेले le डिझाइन हे असाइनमेंट आणि I/O मानक समस्यांचे निराकरण करण्यासाठी मूलभूत डिझाइन आहे. खालील आकृती पिन असाइनमेंटसह डिझाइनचा स्नॅपशॉट दर्शवते.

आकृती 22. उदाampपिन असाइनमेंटसह डिझाइन

1. 1SX065HH3F3512LG-1SX040HH2F3512LG डिव्‍हाइसमध्‍ये माइग्रेशन सुरू करण्‍यासाठी, प्रोजेक्‍ट नेव्हिगेटर विंडोमध्‍ये डिव्‍हाइसवर उजवे क्लिक करा. मायग्रेशन डिव्हाइसेस विंडो पॉप अप होईल.
   आकृती 23. स्थलांतर साधने
2. स्थलांतरासाठी (1SX040HH2F3512LG) डिव्हाइस निवडल्यानंतर, ओके क्लिक करा आणि नंतर तुम्ही .qsf मध्ये असाइनमेंट तपासू शकता. file. तुम्ही स्थलांतर साधने डायलॉग बॉक्समध्ये किमान एक मायग्रेशन डिव्हाइस निर्दिष्ट न केल्यास, फील्ड 0 मायग्रेशन डिव्हाइसेस निवडलेले दाखवते.
   आकृती 24. ग्लोबल असाइनमेंट सेट करा
3. स्थलांतरित करण्यासाठी डिव्हाइस निर्दिष्ट केल्यानंतर, आधी नमूद केलेल्या चरणाचे अनुसरण करा आणि नॉन-माइग्रेटेबल I/O ला ट्राय-स्टेड करा आणि नंतर डिझाइन संकलित करा.
   आकृती 25. त्रुटी संदेश
4. संकलन अहवाल पिन असाइनमेंट स्थानाशी संबंधित त्रुटी दर्शवितो. पिन प्लॅनरवर नेव्हिगेट करा आणि न वापरलेले पिन बनवण्यासाठी त्या पिनचे स्थान असाइनमेंट काढून टाका आणि ते ट्राय-स्टेट केले जाऊ शकतात.
   आकृती 26. असाइनमेंट पिन करा
5. असाइनमेंट काढून टाकल्यानंतर, डिझाइन संकलित करा. बँक 3A आणि 3D मधील नॉन-कंपॅटिबिलिटी I/O मानकाकडे निर्देशित करणार्‍या तुम्हाला अधिक संकलित त्रुटी येऊ शकतात.
   आकृती 27. संकलन त्रुटी
6. पृष्ठ 28 वरील आकृती 22 मध्ये दर्शविल्याप्रमाणे विसंगतता दर्शविणारी असाइनमेंट काढून टाकल्यानंतर, डिझाइन पुन्हा संकलित केल्याने एक यशस्वी संकलन होईल.
   टीप: तुम्ही न वापरलेले लॉजिक डिझाइन काढू शकता आणि इंटेल क्वार्टस प्राइम सॉफ्टवेअरमधून पिन डिस्कनेक्ट करू शकता. तुम्ही इंटेल क्वार्टस प्राइम डिझाइनमधून या निरुपयोगी पिन काढल्या नाहीत तर, सॉफ्टवेअर कनेक्ट केलेल्या डिझाइनसह या पिनसाठी स्वयंचलितपणे एक स्थान फिट करेल.
   आकृती 28. असाइनमेंट पिन करा
   आकृती 29. डिझाइन संकलन
7. वैकल्पिकरित्या, तुमच्याकडे नॉन-माइग्रेटेबल पिन आणि त्यांचे I/O मानक बदलण्याची लवचिकता असल्यास, तुम्ही पिन माइग्रेशन तपासू शकता. View डिव्हाइस स्थलांतरासाठी पिनच्या योग्यतेबद्दल माहिती मिळविण्यासाठी विंडो. यशस्वी संकलनासाठी तुम्ही त्यानुसार पिन बदलू शकता.

AN921 साठी दस्तऐवज पुनरावृत्ती इतिहास: Intel Stratix 10 HF35 पॅकेजसाठी डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे

दस्तऐवज आवृत्ती	बदल
2020.09.11	प्रारंभिक प्रकाशन.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो. इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो. AN 921: Intel® Stratix® 10 HF35 पॅकेजसाठी डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे

कागदपत्रे / संसाधने

स्ट्रॅटिक्स 921 HF10 पॅकेजसाठी इंटेल एएन 35 डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे [pdf] वापरकर्ता मार्गदर्शक Stratix 921 HF10 पॅकेजसाठी AN 35 डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे, AN 921, Stratix 10 HF35 पॅकेजसाठी डिव्हाइस स्थलांतर मार्गदर्शक तत्त्वे, Stratix 10 HF35 पॅकेजसाठी मार्गदर्शक तत्त्वे, Stratix 10 HF35 पॅकेज, HF35 पॅकेज

संदर्भ

• वापरकर्ता मॅन्युअल