मायक्रोसेमी लोगो

DG0637
डेमो मार्गदर्शक
SmartFusion2 SoC FPGA CoreTSE_AHB 1000 बेस-T
लूपबॅक – Libero SoC v11.8

सामग्री लपवा
1 DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE
2 पुनरावृत्ती इतिहास
3 SmartFusion2 SoC FPGA CoreTSE_AHB 1000 बेस-टी लूपबॅक डेमो
4 परिशिष्ट: स्पिरेंट चाचणी केंद्र वापरून डेमो डिझाइन चालवणे
5 कागदपत्रे / संसाधने
5.1 संदर्भ

DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE

Microsemi कोणतीही हमी, प्रतिनिधित्व, किंवा कोणतीही हमी देत ​​नाही यामधील माहिती किंवा त्याची उत्पादने आणि सेवा कोणत्याही विशिष्ट उद्देशासाठी उपयुक्तता, किंवा Microsemi कोणत्याही उत्पादन किंवा सर्किटच्या वापरामुळे उद्भवणारे कोणतेही दायित्व स्वीकारत नाही. येथे विकली जाणारी उत्पादने आणि Microsemi द्वारे विकली जाणारी इतर कोणतीही उत्पादने मर्यादित चाचणीच्या अधीन आहेत आणि मिशन-गंभीर उपकरणे किंवा अनुप्रयोगांच्या संयोगाने वापरली जाऊ नयेत. कोणतीही कार्यप्रदर्शन वैशिष्ट्ये विश्वासार्ह असल्याचे मानले जाते परंतु ते सत्यापित केले जात नाही आणि खरेदीदाराने उत्पादनांचे सर्व कार्यप्रदर्शन आणि इतर चाचणी आयोजित करणे आणि पूर्ण करणे आवश्यक आहे, एकट्याने आणि कोणत्याही अंतिम उत्पादनांसह, किंवा स्थापित केले पाहिजे. खरेदीदार मायक्रोसेमी द्वारे प्रदान केलेल्या कोणत्याही डेटा आणि कार्यप्रदर्शन वैशिष्ट्यांवर किंवा पॅरामीटर्सवर अवलंबून राहू नये. कोणत्याही उत्पादनांची योग्यता स्वतंत्रपणे निर्धारित करणे आणि त्याची चाचणी आणि पडताळणी करणे ही खरेदीदाराची जबाबदारी आहे. Microsemi द्वारे प्रदान केलेली माहिती "जशी आहे, कुठे आहे" आणि सर्व दोषांसह प्रदान केली आहे आणि अशा माहितीशी संबंधित संपूर्ण जोखीम पूर्णपणे खरेदीदारावर आहे. मायक्रोसेमी कोणत्याही पक्षाला कोणतेही पेटंट अधिकार, परवाने किंवा इतर कोणतेही IP अधिकार, स्पष्टपणे किंवा अप्रत्यक्षपणे मंजूर करत नाही, मग ते अशा माहितीच्या संदर्भात किंवा अशा माहितीद्वारे वर्णन केलेल्या कोणत्याही गोष्टीबाबत. या दस्तऐवजात प्रदान केलेली माहिती मायक्रोसेमीच्या मालकीची आहे आणि या दस्तऐवजातील माहितीमध्ये किंवा कोणत्याही उत्पादन आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता कोणतेही बदल करण्याचा अधिकार मायक्रोसेमी राखून ठेवते.

मायक्रोसेमी बद्दल
Microsemi, Microchip Technology Inc. (Nasdaq: MCHP) ची पूर्ण मालकीची उपकंपनी, एरोस्पेस आणि संरक्षण, संप्रेषण, डेटा सेंटर आणि औद्योगिक बाजारपेठांसाठी सेमीकंडक्टर आणि सिस्टम सोल्यूशन्सचा सर्वसमावेशक पोर्टफोलिओ ऑफर करते. उत्पादनांमध्ये उच्च-कार्यक्षमता आणि रेडिएशन-कठोर अॅनालॉग मिश्रित-सिग्नल इंटिग्रेटेड सर्किट्स, FPGAs, SoCs आणि ASICs समाविष्ट आहेत; ऊर्जा व्यवस्थापन उत्पादने; वेळ आणि समक्रमण साधने आणि अचूक वेळ उपाय, वेळेसाठी जागतिक मानक सेट करणे; आवाज प्रक्रिया साधने; आरएफ उपाय; स्वतंत्र घटक; एंटरप्राइझ स्टोरेज आणि कम्युनिकेशन सोल्यूशन्स, सुरक्षा तंत्रज्ञान आणि स्केलेबल अँटी-टीamper उत्पादने; इथरनेट सोल्यूशन्स; पॉवर-ओव्हर-इथरनेट आयसी आणि मिडस्पॅन्स; तसेच सानुकूल डिझाइन क्षमता आणि सेवा. येथे अधिक जाणून घ्या www.microsemi.com.

पुनरावृत्ती इतिहास

पुनरावृत्ती इतिहास दस्तऐवजात लागू केलेल्या बदलांचे वर्णन करतो. सर्वात वर्तमान प्रकाशनापासून सुरू होणारे बदल पुनरावृत्तीद्वारे सूचीबद्ध केले जातात.
1.1 पुनरावृत्ती 4.0
या दस्तऐवजाच्या पुनरावृत्ती 4.0 मधील बदलांचा सारांश खालीलप्रमाणे आहे.

  • सिम्युलेशन सामावून घेण्यासाठी हा आयपी अद्याप अपग्रेड केलेला नसल्यामुळे, डिझाइन सिम्युलेटिंग बद्दलची माहिती काढून टाकण्यात आली आहे.

1.2 पुनरावृत्ती 3.0
या दस्तऐवजाच्या पुनरावृत्ती 3.0 मधील बदलांचा सारांश खालीलप्रमाणे आहे.

  • Libero SoC आवृत्ती सॉफ्टवेअर आवश्यकता आणि डेमो डिझाइन तपशीलांमध्ये अद्यतनित केली गेली. अधिक माहितीसाठी, अनुक्रमे डिझाइन आवश्यकता, पृष्ठ 3 आणि डेमो डिझाइन, पृष्ठ 3 पहा.

1.3 पुनरावृत्ती 2.0
या दस्तऐवजाच्या पुनरावृत्ती 2.0 मधील बदलांचा सारांश खालीलप्रमाणे आहे.

  • Libero SoC, FlashPro आणि SoftConsole डिझाइन आवश्यकता अपडेट केल्या गेल्या. अधिक माहितीसाठी, डिझाइन आवश्यकता, पृष्ठ ३ पहा.
  • संपूर्ण दस्तऐवजात, डेमो डिझाइनमध्ये वापरल्या जाणाऱ्या सॉफ्टकन्सोल प्रकल्पांची नावे आणि सर्व संबंधित आकडे अपडेट केले गेले.

1.4 पुनरावृत्ती 1.0
पुनरावृत्ती 1.0 हे या दस्तऐवजाचे पहिले प्रकाशन होते.

SmartFusion2 SoC FPGA CoreTSE_AHB 1000 बेस-टी लूपबॅक डेमो

मायक्रोसेमी ट्रिपल-स्पीड इथरनेट MAC, CoreTSE_AHB हा कॉन्फिगर करण्यायोग्य सॉफ्ट इंटेलेक्च्युअल प्रॉपर्टी (IP) कोर आहे जो IEEE 802.3 मानकांचे पालन करतो.
हे डेमो डिझाइन SmartFusion®2 SoC FPGA साठी इथरनेट सोल्यूशन प्रदान करते आणि SmartFusion2 सुरक्षा मूल्यांकन किटवर CoreTSE_AHB-आधारित 1000 बेस-T लूपबॅक डिझाइन लागू करते.
CoreTSE_AHB सिस्टम डिझायनर्सना कमी किमतीच्या 10/100 इथरनेटपासून ते उच्च-कार्यक्षमता असलेल्या 1 गिगाबिट पोर्टपर्यंत विविध प्रकारच्या इथरनेट डिझाइनची अंमलबजावणी करण्यास सक्षम करते. CoreTSE_AHB स्विच, राउटर आणि डेटा अधिग्रहण प्रणालींसारख्या नेटवर्किंग उपकरणांना अनुकूल आहे.
CoreTSE हे IGLOO® 2 FPGA कुटुंबासह कार्य करणाऱ्या आवृत्तीमध्ये देखील उपलब्ध आहे.

CoreTSE_AHB मध्ये खालील इंटरफेस आहेत:

  • १०/१००/१००० एमबीपीएस इथरनेट एमएसी, ज्यामध्ये गिगाबिट मीडिया इंडिपेंडंट इंटरफेस (जीएमआयआय) आणि टेन बिट इंटरफेस (टीबीआय) आहे जे सिरीयल गिगाबिट मीडिया इंडिपेंडंट इंटरफेस (एसजीएमआयआय), १०००बीएसई-टी आणि १०००बीएसई-एक्स ला सपोर्ट करते.
  • GMII किंवा TBI भौतिक स्तर इंटरफेस इथरनेट PHY शी जोडतो
  • MAC डेटा पथ इंटरफेस
  • MAC कॉन्फिगरेशन रजिस्टर्स आणि स्टेटस काउंटर ऍक्सेससाठी अॅडव्हान्स्ड पेरिफेरल बस (APB) स्लेव्ह इंटरफेस

CoreTSE_AHB हे इथरनेट नेटवर्कसाठी GMII किंवा TBI म्हणून 10/100/1000 Mbps डेटा ट्रान्सफर रेट (लाइन गती) वर कॉन्फिगर केले जाऊ शकते.
CoreTSE IP दोन वेगवेगळ्या आवृत्त्यांमध्ये उपलब्ध आहे:

  • CoreTSE_AHB: ट्रान्समिट आणि रिसीव्ह दोन्ही मार्गांसाठी AHB इंटरफेस वापरते. हा IP SmartFusion2 SoC FPGA साठी कार्य करतो.
  • CoreTSE (Non-AMBA): स्ट्रीमिंग पॅकेट इंटरफेससह MAC वर थेट प्रवेश वापरते. हा IP IGLOO2 FPGA आणि SmartFusion2 SoC FPGA साठी कार्य करतो.

समर्थित वैशिष्ट्ये, नोंदणी कॉन्फिगरेशन आणि नोंदणी पत्त्यांच्या बाबतीत CoreTSE आणि CoreTSE_AHB हे SmartFusion2 मधील MSS हार्ड इथरनेट MAC सारखेच आहेत. SmartFusion2 डिव्हाइसेसमध्ये इथरनेट सोल्यूशन्स साध्य करण्यासाठी CoreTSE IP चे अनेक उदाहरणे वापरली जाऊ शकतात. CoreTSE_AHB IP, MSS इथरनेट MAC सोबत, SmartFusion2 डिव्हाइसेससाठी अनेक इथरनेट इंटरफेसना समर्थन देण्यासाठी वापरले जाऊ शकते. CoreTSE_AHB बद्दल अधिक माहितीसाठी, CoreTSE_AHB हँडबुक पहा.
इथरनेट ऍप्लिकेशन्सबद्दल अधिक माहितीसाठी, AC423: SmartFusion2/IGLOO2 इथरनेट ऍप्लिकेशन नोट पहा.

टीप: Libero® SoC डिझाइन सूटमध्ये वापरण्यासाठी CoreTSE_AHB ला परवाना आवश्यक आहे. परवाना विनंतीसाठी, तांत्रिक सहाय्य केंद्राशी संपर्क साधा webयेथे साइट www.microchip.com/support.

२.१ डिझाइन आवश्यकता
खालील तक्त्यामध्ये डेमो चालविण्यासाठी डिझाइन आवश्यकतांची सूची आहे.

तक्ता 1 • डिझाइन आवश्यकता

हार्डवेअर आवश्यकता वर्णन
SmartFusion2 सुरक्षा मूल्यमापन किट:
• 12 V अडॅप्टर
• फ्लॅशप्रो४
प्रोग्रामर		 रेव्ह डी किंवा नंतर
होस्ट पीसी किंवा लॅपटॉप (१२ जीबी रॅम) विंडोज 64-बिट ऑपरेटिंग सिस्टम
स्पिरेंट टेस्ट सेंटर (पर्यायी)
सॉफ्टवेअर आवश्यकता
लिबेरो एसओसी 11.8
फ्लॅशप्रो प्रोग्रामिंग सॉफ्टवेअर 11.8
SoftConsole v4.0
कॅट कॅरेट पॅकेट जनरेटर सॉफ्टवेअर डिझाइनसह प्रदान केले आहे files
वायरशार्क सॉफ्टवेअर डिझाइनसह प्रदान केले आहे files
आयपी आवश्यकता
CoreTSE_AHB विनंतीवरून परवाना दिला जातो. संपर्क साधा
तांत्रिक सहाय्य केंद्राद्वारे webयेथे साइट www.microchip.com/support.

2.2 डेमो डिझाइन
डेमो डिझाइन files येथे डाउनलोड करण्यासाठी उपलब्ध आहेत: https://www.microchip.com/en-us/application-notes/dg0637
डेमो डिझाइन files समाविष्ट आहे:

  • लिबेरो प्रकल्प
  • प्रोग्रामिंग files
  • स्त्रोत files
  • Readme.txt file

Readme.txt पहा file संपूर्ण निर्देशिका संरचनेसाठी.
खालील आकृती डिझाइनची उच्च-स्तरीय रचना दर्शवते files.

मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १

खालील आकृती डेमो डिझाइन ब्लॉक आकृती दर्शवते.

मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १

या डेमो डिझाइनमध्ये, CoreTSE_AHB FPGA फॅब्रिकमध्ये इन्स्टंट केले जाते आणि हाय-स्पीड सीरियल इंटरफेस (SERDES_IF) वापरून ऑन-बोर्ड इथरनेट PHY शी कनेक्ट केले जाते.
मागील आकृतीमध्ये, लाल रंगात ठिपके असलेला बाण होस्ट पीसीवरून अंतर्गत LSRAM मध्ये इथरनेट पॅकेटचे हस्तांतरण दर्शवितो आणि निळ्या रंगात ठिपके असलेला बाण LSRAM वरून होस्टकडे पॅकेटचे पुनर्प्रसारण दर्शवितो.

2.2.1 डिझाइन वैशिष्ट्ये
डेमो डिझाइन हार्डवेअरवर आणि सिम्युलेशनमध्ये TBI 1000 Base-T मध्ये CoreTSE_AHB वापरून इथरनेट लूपबॅक करते.
खालील डेमो डिझाइन वैशिष्ट्ये आहेत:

  • CoreTSE_AHB लूपबॅक डिझाइनसाठी सिम्युलेशन मॉडेल.
  • स्मार्टफ्यूजन२ सुरक्षा मूल्यांकन किटवर CoreTSE_AHB लूपबॅक डिझाइन.

खालील विभाग CoreTSE_AHB, SERDES_IF, आणि लूपबॅक यंत्रणेचे आरंभीकरण आणि कॉन्फिगरेशन स्पष्ट करतो.

2.2.1.1 हाय-स्पीड सीरियल इंटरफेस कॉन्फिगरेशन
डिझाइन प्रक्रियेदरम्यान, CoreTSE_AHB ला SERDESIF ब्लॉकमध्ये टेन बिट इंटरफेस (TBI) सादर करण्यासाठी कॉन्फिगर केले गेले होते, जे लेन 3 वापरून एक्सटर्नल फिजिकल कोडिंग सबलेयर (EPCS) ऑपरेशनसाठी एक्सटर्नल फिजिकल-लेयर (PHY) डिव्हाइसला SGMII लिंक तयार करण्यासाठी कॉन्फिगर केले आहे.
2.2.1.2 CoreTSE_AHB IP MAC इनिशियलायझेशन
पॉवर-अपवर, कॉर्टेक्स-एम३ प्रोसेसरवर चालणारे फर्मवेअर CoreTSE_AHB आणि बाह्य PHY डिव्हाइसमध्ये नियंत्रण नोंदणी सुरू करेल आणि त्यांना १००० बेस-टी मोडमध्ये ठेवेल.
2.2.1.3 इथरनेट पॅकेट लूपबॅक यंत्रणा
या डेमोमध्ये खालील इथरनेट लूपबॅक यंत्रणा वापरली आहे:
2.2.1.3.1 इथरनेट पॅकेट रिसेप्शन
CoreTSE_AHB ऑन-बोर्ड इथरनेट PHY कडून हाय-स्पीड SERDES_IF द्वारे इथरनेट पॅकेट प्राप्त करते.
CoreTSE_AHB प्राप्त (RX) मार्ग LSRAM शी AHB इंटरफेसद्वारे जोडलेला आहे. Cortex- M3 प्रोसेसर DMA वापरून इथरनेट पॅकेट डेटा LSRAM मेमरीमध्ये हलवतो.
2.2.1.3.2 इथरनेट पॅकेट ट्रान्समिशन
इथरनेट पॅकेटला लूप बॅक करण्यासाठी, कॉर्टेक्स-एम३प्रोसेसर एएचबी इंटरफेसद्वारे एलएसआरएएम मेमरीमधून इथरनेट पॅकेट डेटा वाचतो आणि तो कोरटीएसई_एएचबी ट्रान्समिट (टीएक्स) मार्गावर फॉरवर्ड करतो. कोरटीएसई_एएचबी हाय-स्पीड एसईआरडीईएसद्वारे इथरनेट पॅकेट ऑन-बोर्ड इथरनेट PHY मध्ये ट्रान्समिट करतो.
2.2.1.4 इथरनेट चाचणी उपाय
SmartFusion1000 सिक्युरिटी इव्हॅल्युएशन बोर्डवर CoreTSE_AHB 2 बेस-टी लूपबॅक डेमोचे मूल्यमापन करण्याचे अनेक मार्ग आहेत.

2.2.1.4.1 उपाय 1

  • होस्ट पीसीवर स्थापित केलेले कॅट कॅरेट पॅकेट जनरेटर सॉफ्टवेअर RJ45 इथरनेट कॉपर केबलद्वारे इथरनेट पॅकेट प्रसारित करण्यासाठी वापरले जाते.
  • होस्ट पीसीवर इंस्टॉल केलेले वायरशार्क पॅकेट रिसीव्हर सॉफ्टवेअर RJ45 इथरनेट कॉपर केबलद्वारे इथरनेट पॅकेट (लूपबॅक) कॅप्चर करते.

2.2.1.4.2 उपाय 2
CoreTSE_AHB लूपबॅक डेमो तपासण्यासाठी स्पिरेंट चाचणी केंद्र किंवा समतुल्य समाधान वापरले जाऊ शकते. अधिक माहितीसाठी, परिशिष्ट: स्पिरेंट टेस्ट सेंटर वापरून डेमो डिझाइन चालवणे, पृष्ठ 13 पहा.
2.2.2 डिझाइन वर्णन
हे डेमो डिझाइन TBI मोडसाठी CoreTSE_AHB कॉन्फिगर करून लागू केले आहे. खालील आकृती या डेमो डिझाइनसाठी Libero SoC हार्डवेअर अंमलबजावणी दर्शवते.

मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १

Libero हार्डवेअर प्रकल्प खालील संसाधने वापरते:

  • CoreTSE_AHB
  • Cortex M3 (मायक्रोकंट्रोलर सब सिस्टम) CoreTSE_AHB आणि ऑन-बोर्ड इथरनेट PHY कॉन्फिगर करण्यासाठी
  • EPCS लेन 3 मोडसाठी हाय-स्पीड सीरियल इंटरफेस (SERDES_IF) कॉन्फिगर केला आहे
  • सॉफ्टकन्सोल - CoreTSE_AHB सुरू करण्यासाठी आणि इथरनेट पॅकेट डेटा LSRAM मध्ये/वरून हस्तांतरित करण्यासाठी अनुप्रयोग.
  • घड्याळ स्रोत म्हणून समर्पित इनपुट पॅड 0

2.3 डेमो डिझाइन सेट करणे
डेमो कसा सेट करायचा याचे खालील चरण वर्णन करतात.

  1. SmartFusion2 FPGA सुरक्षा मूल्यांकन मंडळावरील J5 कनेक्टरशी FlashPro4 प्रोग्रामर कनेक्ट करा.
  2. खालील तक्त्यामध्ये नमूद केल्यानुसार जंपर्स SmartFusion2 FPGA सुरक्षा मूल्यमापन मंडळाशी जोडा.
    तक्ता 2 • SmartFusion2 सुरक्षा FPGA मूल्यांकन किट जंपर सेटिंग्ज
    जम्पर पिन (पासून) पिन (ला) टिप्पण्या
    J22 1 2 डीफॉल्ट
    J23 1 2 डीफॉल्ट
    J24 1 2 डीफॉल्ट
    J8 1 2 डीफॉल्ट
    J3 1 2 डीफॉल्ट
  3. वीज पुरवठा J6 कनेक्टरशी जोडा.

2.3.1 डिझाइन प्रोग्रामिंग
डेमो डिझाइन कसे प्रोग्रॅम करायचे ते पुढील चरणांमध्ये वर्णन केले आहे.

  1. खालील मार्गावरून डेमो डिझाइन डाउनलोड करा: https://www.microchip.com/en-us/application-notes/dg0637
  2. वीज पुरवठा स्विच चालू करा, SW7.
  3. FlashPro सॉफ्टवेअर लाँच करा.
  4. नवीन प्रकल्प क्लिक करा.
  5. नवीन प्रकल्प विंडोमध्ये, प्रकल्पाचे नाव CoreTSE_AHB_Demo असे प्रविष्ट करा.
  6. ब्राउझ करा वर क्लिक करा आणि प्रोजेक्ट सेव्ह करण्यासाठी त्या ठिकाणी नेव्हिगेट करा.
  7. प्रोग्रामिंग मोड म्हणून सिंगल डिव्हाइस निवडा.
  8. प्रकल्प जतन करण्यासाठी ओके क्लिक करा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  9. डिव्हाइस कॉन्फिगर करा क्लिक करा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  10. ब्राउझ वर क्लिक करा, SF2_1000BaseT_Demo.stp जेथे स्थानावर नेव्हिगेट करा file स्थित आहे, आणि निवडा file. डीफॉल्ट स्थान आहे: \SF2_1000BaseT_loopback_demo_df\ProgrammingFile\
  11. मोड म्हणून Advanced निवडा आणि Action अंतर्गत PROGRAM निवडा.
  12. डिव्हाइस प्रोग्रामिंग सुरू करण्यासाठी PROGRAM वर क्लिक करा. प्रोग्रामरची स्थिती RUN PASSED मध्ये बदलेपर्यंत वाट पहा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १

2.3.2 SmartFusion2 सुरक्षा मूल्यमापन बोर्ड होस्ट PC ला जोडणे
SmartFusion2 सिक्युरिटी इव्हॅल्युएशन बोर्डला होस्ट पीसीशी कसे जोडायचे याचे खालील चरण वर्णन करतात:

  1. यशस्वी प्रोग्रामिंग केल्यानंतर, SmartFusion2 सुरक्षा मूल्यमापन बोर्ड बंद करा.
  2. RJ13 केबल वापरून SmartFusion2 सिक्युरिटी इव्हॅल्युएशन किटवरील J45 कनेक्टरशी होस्ट PC कनेक्ट करा.

खालील आकृती SmartFusion2 सिक्युरिटी इव्हॅल्युएशन किट बोर्ड सेटअप दर्शवते.
मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १२.३.३ कॅट कराट आणि वायरशार्कसह डेमो डिझाइन चालवणे हार्डवेअर

  1. वीज पुरवठा स्विच चालू करा, SW7.
  2. स्रोतावरून होस्ट पीसीवर Cat Karat पॅकेट सॉफ्टवेअर आणि वायरशार्क सॉफ्टवेअर स्थापित करा files.
    ( \ SF2_1000BaseT_loopback_demo_df \ स्रोत Fileएस\)
  3. होस्ट पीसीवर, वायरशार्क नेटवर्क विश्लेषक उघडा. आकृती 8, पृष्ठ 11 मध्ये दर्शविल्याप्रमाणे प्रारंभ निवडा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  4. होस्ट पीसीवर, खालील आकृतीमध्ये दाखवल्याप्रमाणे, कॅट कॅरेट सॉफ्टवेअर उघडा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  5. प्रोटोकॉल अंतर्गत View, नियंत्रण टॅब निवडा आणि खालील आकृतीमध्ये दर्शविल्याप्रमाणे, प्रति बर्स्ट पॅकेटसाठी मूल्य 1 प्रविष्ट करा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  6. पॅकेट फ्लो अंतर्गत, आकृती 9, पृष्ठ 11 मध्ये दर्शविल्याप्रमाणे, RAW वापरा निवडा.
  7. प्रोटोकॉल अंतर्गत View, RAW टॅब निवडा आणि स्त्रोतावरून इथरनेट नेट पॅकेट कॉपी करा files ( \ SF2_1000BaseT_loopback_demo_df \ स्रोत Files\Raw_packet.txt), आकृती 9, पृष्ठ 11 मध्ये दर्शविल्याप्रमाणे.
  8. इंटरफेस अंतर्गत, SmartFusion2 मूल्यांकन मंडळासाठी इथरनेट कनेक्शन निवडा.
  9. पॅकेट प्रसारित करण्यासाठी, आकृती 9, पृष्ठ 11 मध्ये दर्शविल्याप्रमाणे, मेनूमधून स्टार्ट ट्रान्समिट निवडा.
  10. वायरशार्क सॉफ्टवेअर विंडोमध्ये, खालील चित्रात दाखवल्याप्रमाणे इथरनेट-II वर डबल-क्लिक करा. प्रसारित आणि प्राप्त इथरनेट पॅकेट प्रदर्शित केले जातात.

मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १

परिशिष्ट: स्पिरेंट चाचणी केंद्र वापरून डेमो डिझाइन चालवणे

स्पिरेंट चाचणी केंद्र वापरून CoreTSE_AHB लूपबॅक डेमो कसा चालवायचा याचे खालील चरण वर्णन करतात:

  1. RJ2 केबल वापरून Spirent चाचणी उपकरणावरील स्लॉट 1 इथरनेट पोर्टशी SmartFusion45 सुरक्षा मूल्यमापन किट कनेक्ट करा.
  2. होस्ट पीसीवर, स्पिरेंट चाचणी केंद्र कॉन्फिगरेटर उघडा.
  3. खालील चित्रात दाखवल्याप्रमाणे स्पिरेंट चाचणी केंद्रात पोर्ट (इथरनेट) जोडा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  4. पोर्ट्स अंतर्गत ट्रॅफिक जनरेटर निवडा, स्ट्रीम ब्लॉक एडिटरमध्ये पॅकेट माहिती जोडा आणि खालील आकृतीमध्ये दाखवल्याप्रमाणे सर्व पोर्ट्सवर स्टार्ट ट्रॅफिक क्लिक करा.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १इथरनेट पॅकेट RJ1 केबलद्वारे पोर्ट 45 वर प्रसारित आणि प्राप्त केले जातात.
  5. एकूण TX, RX, RX FCS आणि CRC त्रुटी संख्यांचे निरीक्षण करा. खालील आकृती स्पायरंट चाचणी केंद्रातील एकूण TX, RX, RX FCS आणि CRC त्रुटी संख्या माहिती दर्शवते. 0 पॅकेट ट्रान्समिशन आणि रिसेप्शनमध्ये कोणताही तोटा नसल्याचे दर्शवते.मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE - आकृती १
  6. StreamBlock एडिटर बंद करण्यासाठी ओके वर क्लिक करा.

मायक्रोसेमी लोगोमायक्रोसेमी मुख्यालय
वन एंटरप्राइझ, अलिसो व्हिएजो,
सीए 92656 यूएसए
यूएसए मध्ये: +1 ५७४-५३७-८९००
यूएसए बाहेर: +1 ५७४-५३७-८९००
विक्री: +1 ५७४-५३७-८९००
फॅक्स: +1 ५७४-५३७-८९००
ईमेल: sales.support@microsemi.com
www.microsemi.com
©२०२३ मायक्रोसेमी, मायक्रोचिप टेक्नॉलॉजी इंकची पूर्ण मालकीची उपकंपनी. सर्व हक्क राखीव. मायक्रोसेमी आणि
मायक्रोसेमी लोगो हे मायक्रोसेमी कॉर्पोरेशनचे नोंदणीकृत ट्रेडमार्क आहेत. इतर सर्व ट्रेडमार्क आणि सेवा चिन्ह त्यांच्या संबंधित मालकांची मालमत्ता आहेत.

कागदपत्रे / संसाधने

मायक्रोसेमी DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE [pdf] वापरकर्ता मार्गदर्शक
DG0637, DG0637 स्मार्टफ्यूजन2 SoC FPGA CoreTSE, DG0637, स्मार्टफ्यूजन2 SoC FPGA CoreTSE, SoC FPGA CoreTSE, CoreTSE

संदर्भ

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *