CoreFFT v8.0
CoreFFT वापरकर्ता मार्गदर्शक
परिचय
फास्ट फूरियर ट्रान्सफॉर्म (FFT) कोर स्वतंत्र फूरियर ट्रान्सफॉर्मची गणना करण्यासाठी कार्यक्षम कूली-टर्की अल्गोरिदम लागू करतो. CoreFFT चा वापर डिजिटल कम्युनिकेशन्स, ऑडिओ, मोजमाप, नियंत्रण आणि बायोमेडिकल यासारख्या विस्तृत अनुप्रयोगांमध्ये केला जातो. CoreFFT अत्यंत पॅरामीटराइज करण्यायोग्य, क्षेत्र-कार्यक्षम आणि उच्च कार्यक्षमता MACC-आधारित FFT प्रदान करते. कोर व्हेरिलॉग आणि VHDL भाषांमध्ये ट्रान्सफॉर्मचा रजिस्टर ट्रान्सफर लेव्हल (RTL) कोड म्हणून उपलब्ध आहे. समीकरण 1.N-बिंदू फॉरवर्ड FFT (N ही 2 ची घात आहे) अनुक्रमे x(0), x(1),…, x(N-1) जेथे, k = 0, 1… N-1
समीकरण 2.N-बिंदू व्यस्त FFT (N ही 2 ची घात आहे) X(0), X(1),…, X(N-1) जेथे, n = 0, 1… N-1
महत्त्वाचे:विलोम FFT करत असताना, कोर EQ 2 चा N ने भागाकार लागू करत नाही (कारण दोनच्या घाताने भागाकार क्षुल्लक आहे).
खालील आकृती FFT आधारित प्रणालीचे वर्णन करते ज्यामध्ये डेटा स्त्रोत, FFT मॉड्यूल आणि डेटा सिंक यांचा समावेश आहे, जो बदललेला डेटा प्राप्तकर्ता आहे. आकृती 1. FFT-आधारित प्रणाली उदाample

वैशिष्ट्ये
CoreFFT Radix-2 decimation-in-time in-place FFT आणि Radix-22 decimation-in-frequency Streaming FFT ट्रान्सफॉर्म अंमलबजावणीस समर्थन देते. खालील सारणी प्रत्येक अंमलबजावणीसाठी प्रमुख वैशिष्ट्ये सूचीबद्ध करते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0

तक्ता 1. मुख्य वैशिष्ट्ये समर्थन

वैशिष्ट्य रूपांतरण आकार, गुण

ठिकाणी

प्रवाहित

२८५, २९५, ३०५, ३१०, ३१५, ३३५, ३३६, २७००, २७५०, २७७५, २८००, २९००, ३०००, ३०५०,

५, ८ आणि १२.

७,२४३,५४० आणि ७,३१७,९९३

टीप: 16384-pt FFT RTG4TM, PolarFire® वर समर्थित आहे,

आणि फक्त PolarFire SoC भाग.

फॉरवर्ड आणि इन्व्हर्स FFT

होय

इनपुट डेटा बिट रुंदी

३.०३.६

ट्विडल फॅक्टर बिट रुंदी

३.०३.६

इनपुट/आउटपुट डेटा स्वरूप

दोघांचे पूरक

नैसर्गिक आउटपुट एसampले ऑर्डर

होय

सशर्त ब्लॉक फ्लोटिंग पॉइंट

होय

स्केलिंग

पूर्व-परिभाषित स्केलिंग शेड्यूल किंवा नाही स्केलिंग नाही

वैकल्पिक किमान किंवा बफर मेमरी होय कॉन्फिगरेशन

एम्बेडेड RAM-ब्लॉक आधारित ट्विडल होय लुक-अप टेबल (LUT)

रिफ्रेशिंग ट्विडल LUT साठी समर्थन होय

वापरकर्ता सर्किटरीला सुलभ होय इंटरफेस सुलभ करण्यासाठी हँडशेक सिग्नल

AXI4 स्ट्रीमिंग इंटरफेस

नाही

रन-टाइम फॉरवर्ड/इनव्हर्स ट्रान्सफॉर्म नाही कॉन्फिगरेशन

होय 8 32 Two's complement Optional No
होय
नाही
होय
नाही होय
होय होय

आधारभूत कुटुंबे
CoreFFT खालील FPGA कुटुंबांना समर्थन देते. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
डिव्हाइस वापर आणि कार्यप्रदर्शन
CoreFFT स्पीड ग्रेड -2 वापरून SmartFusion2 M050S1 डिव्हाइसमध्ये आणि स्पीड ग्रेड -300 वापरून PolarFire MPF1 मध्ये लागू केले गेले आहे. अंमलबजावणी डेटाचा सारांश 6 मध्ये प्रदान केला आहे. परिशिष्ट A: इन-प्लेस FFT डिव्हाइस वापर आणि कार्यप्रदर्शन आणि 7. परिशिष्ट B: प्रवाहित FFT डिव्हाइस वापर आणि कार्यप्रदर्शन.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
सामग्री सारणी
परिचय ……………………………………………………………………………………………………………………………… ..1 वैशिष्ट्ये ……………………………………………………………………………………………………………………………… …….. 1 आधारभूत कुटुंबे……………………………………………………………………………………………………………… 2 उपकरणाचा वापर आणि कार्यप्रदर्शन ………………………………………………………………………………………………….. २
1. कार्यात्मक वर्णन………………………………………………………………………………………………………………..4 1.1. आर्किटेक्चर पर्याय ……………………………………………………………………………………………………… 4 1.2. इन-प्लेस FFT……………………………………………………………………………………………………………………… 4 1.3. इन-प्लेस मेमरी बफर ……………………………………………………………………………………………………………….. 5 1.4. स्ट्रीमिंग FFT……………………………………………………………………………………………………………….. 7
2. इंटरफेस ……………………………………………………………………………………………………………………… … १२ २.१. इन-प्लेस FFT……………………………………………………………………………………………………………………….12 2.1. FFT प्रवाहित करणे……………………………………………………………………………………………………………… 12
3. वेळेचे आकृती……………………………………………………………………………………………………………….. २० ३.१. इन-प्लेस FFT……………………………………………………………………………………………………………………….20 3.1. प्रवाह FFT……………………………………………………………………………………………………… २१
4. साधन प्रवाह……………………………………………………………………………………………………………………… .... 23 4.1. परवाना……………………………………………………………………………………………………………… 23 4.2. स्मार्टडिझाइनमध्‍ये CoreFFT कॉन्फिगर करणे ………………………………………………………………………………. २३ ४.३. अनुकरण प्रवाह……………………………………………………………………………………………………………… 23 4.3. डिझाइन मर्यादा……………………………………………………………………………………………………… 24 4.4. लिबेरो एसओसी मधील संश्लेषण………………………………………………………………………………………. २५ ४.६. Libero SoC मधील ठिकाण-आणि-मार्ग………………………………………………………………………………………..25
5. सिस्टम इंटिग्रेशन……………………………………………………………………………………………………………….. 26 5.1 . इन-प्लेस FFT……………………………………………………………………………………………………………………….26 5.2. स्ट्रीमिंग FFT……………………………………………………………………………………………………… 26
6. परिशिष्ट A: इन-प्लेस FFT उपकरणाचा वापर आणि कार्यप्रदर्शन ………………………………………………………28
7. परिशिष्ट B: प्रवाहित FFT उपकरण वापर आणि कार्यप्रदर्शन ………………………………………………………३०
8. पुनरावृत्ती इतिहास……………………………………………………………………………………………………………… 32
मायक्रोचिप FPGA सपोर्ट ……………………………………………………………………………………………………………… 34
मायक्रोचिप माहिती………………………………………………………………………………………………………….. 34 मायक्रोचिप Webसाइट………………………………………………………………………………………………………..34 उत्पादन बदल सूचना सेवा…… …………………………………………………………………………………. 34 ग्राहक समर्थन……………………………………………………………………………………………………………… 34 मायक्रोचिप उपकरणे कोड संरक्षण वैशिष्ट्य………………………………………………………………………………..३४ कायदेशीर सूचना……………………………………… ……………………………………………………………………………… 34 ट्रेडमार्क……………………………………………… ………………………………………………………………………………. 35 गुणवत्ता व्यवस्थापन प्रणाली…………………………………………………………………………………………. 35 जगभरातील विक्री आणि सेवा………………………………………………………………………………………………….36

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन
1. कार्यात्मक वर्णन
हा विभाग CoreFFT च्या कार्यात्मक वर्णनाचे वर्णन करतो.
1.1 आर्किटेक्चर पर्याय
वापरकर्त्याच्या कॉन्फिगरेशनवर अवलंबून, CoreFFT खालीलपैकी एक परिवर्तन अंमलबजावणी व्युत्पन्न करते: · इन-प्लेस FFT · स्ट्रीमिंग FFT
1.2 इन-प्लेस FFT
आर्किटेक्चर पर्याय N जटिल डेटा s ची फ्रेम लोड करतोamples त्याच्या इन-प्लेस RAM मध्ये आणि एकल Radix-2 प्रोसेसर वापरून क्रमवार प्रक्रिया करते. हे प्रत्येक एस चे परिणाम संग्रहित करतेtage इन-प्लेस RAM मध्ये. इन-प्लेस FFT प्रवाहित FFT पेक्षा कमी चिप संसाधने घेते, परंतु परिवर्तन वेळ जास्त आहे. खालील आकृती इन-इलेस ट्रान्सफॉर्मचे कार्यात्मक आकृती दर्शवते. आकृती 1-1. इन-प्लेस रेडिक्स-2 एफएफटी फंक्शनल ब्लॉक डायग्राम (किमान कॉन्फिगरेशन)

इनपुट आणि आउटपुट डेटा वास्तविक आणि काल्पनिक भागांचा समावेश असलेले 2 * WIDTH-बिट शब्द म्हणून प्रस्तुत केले जातात. दोन्ही भाग प्रत्येकी WIDTH बिट्सच्या दोन पूरक संख्या आहेत. मॉड्यूल N जटिल शब्दांच्या फ्रेम आकारासह डेटाच्या फ्रेम्स (बर्स्ट) वर प्रक्रिया करते. प्रक्रिया केली जाणारी फ्रेम इन-प्लेस मेमरीमध्ये लोड केली जाते. मेमरीमध्ये दोन समान रॅम ब्लॉक्स आहेत, प्रत्येक N/2 जटिल शब्द संग्रहित करण्यास सक्षम आहे. इन-प्लेस मेमरी दुहेरी बँडविड्थला सपोर्ट करते. हे एकाच वेळी दोन जटिल शब्द वाचू आणि लिहू शकते. एकदा एन कॉम्प्लेक्स डेटा एसamples मेमरीमध्ये लोड केले जातात, FFT गणना आपोआप सुरू होते, आणि इन-प्लेस मेमरी गणनासाठी वापरली जाते.
इन-प्लेस FFT संगणकीय प्रक्रिया s च्या क्रमाने होतेtags च्या संख्येसह estages समान log2N. प्रत्येक एसtagई एफएफटी डेटा प्रोसेसिंग, रेडिक्स-2 बटरफ्लाय इन-प्लेस मेमरीमध्ये संग्रहित सर्व डेटा वाचते, एका वेळी दोन जटिल शब्द. रीड अॅड्रेस जनरेटरसह रीड स्विच (आकृती 1-1 मध्ये दर्शविलेले नाही) फुलपाखराला FFT अल्गोरिदमला आवश्यक असलेल्या क्रमाने संग्रहित डेटा प्राप्त करण्यास मदत करते. डेटा व्यतिरिक्त, फुलपाखरू ट्विडल एलयूटी मधून ट्विडल घटक (साइन/कोसाइन गुणांक) मिळवते. फुलपाखरू राईट स्विचद्वारे इन-प्लेस मेमरीवर इंटरमीडिएट परिणाम लिहिते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन
शेवटच्या संगणकीय नंतर एसtagई, इन-प्लेस मेमरी पूर्णपणे बदललेला डेटा संग्रहित करते. मॉड्यूल एक N-शब्द रूपांतरित डेटा फ्रेम ठेवते, एका वेळी एक शब्द, सिग्नल READ_OUTP सक्रिय असल्यास. CoreFFT FFT अल्गोरिदमसाठी आवश्यक असलेल्या ट्विडल घटकांची गणना करते आणि त्यांना ट्विडल LUT वर लिहिते. जेव्हा असिंक्रोनस ग्लोबल रीसेट NGRST ‍निश्चित केले जाते तेव्हा हे पॉवर-ऑनवर आपोआप होते.

1.3
1.3.1

इन-प्लेस मेमरी बफर
हा विभाग CoreFFT च्या इन-प्लेस मेमरी बफरचे वर्णन करतो.
किमान कॉन्फिगरेशन किमान कॉन्फिगरेशन, आकृती 1-1 मध्ये दर्शविल्याप्रमाणे, FFT पूर्ण करण्यासाठी पुरेसे आहे कारण त्यात FFT अल्गोरिदमसाठी आवश्यक असलेली इन-प्लेस RAM आहे. परंतु किमान कॉन्फिगरेशन प्रक्रिया इंजिनचा सर्व वेळ वापर करत नाही. याउलट, जेव्हा इन-प्लेस मेमरीमध्ये डेटा लोड केला जातो किंवा बदललेला डेटा वाचला जातो, तेव्हा फुलपाखरू निष्क्रिय राहते. खालील आकृती FFT सायकल टाइमलाइन दर्शवते. सायकलमध्ये खालील तीन टप्पे असतात:
· इन-प्लेस रॅममध्ये एक नवीन इनपुट डेटा फ्रेम डाउनलोड करा · वास्तविक परिवर्तन करा · इन-इलेस रॅम मोकळी करण्यासाठी ट्रान्सफॉर्मेशन परिणाम अपलोड करा
आकृती 1-2. किमान कॉन्फिगरेशन इन-प्लेस FFT सायकल

1.3.2

किमान कॉन्फिगरेशनमध्ये, फुलपाखरू केवळ गणना टप्प्यात चालते. जेव्हा डेटा बर्स्ट रेटला परवानगी मिळते, तेव्हा किमान कॉन्फिगरेशन सर्वोत्तम डिव्हाइस संसाधन वापर प्रदान करते. विशेषतः, हे RAM ब्लॉक्सची लक्षणीय संख्या वाचवते.
बफर केलेले कॉन्फिगरेशन फुलपाखराचा वापर सुधारण्यासाठी आणि परिणामी सरासरी परिवर्तन वेळ कमी करण्यासाठी, अतिरिक्त मेमरी बफर वापरले जाऊ शकतात. खालील आकृती बफर केलेले FFT ब्लॉक आकृती दाखवते.
आकृती 1-3. बफर केलेला FFT ब्लॉक आकृती

बफर केलेल्या पर्यायामध्ये दोन एकसारख्या इन-प्लेस मेमरी बँक्स आहेत ज्या एक पिंग-पॉन्ग बफर आणि एक आउटपुट बफर लागू करतात. प्रत्येक बँक N जटिल शब्द संचयित करण्यास आणि एका वेळी दोन जटिल शब्द वाचण्यास सक्षम आहे. कोर स्टेट मशीन पिंग-पॉन्ग स्विचिंग नियंत्रित करते, जेणेकरून डेटा स्त्रोत फक्त एक बफर पाहतो जो नवीन डेटा स्वीकारण्यासाठी तयार असतो. जो बफर नवीन डेटा स्वीकारत नाही तो FFT इंजिनद्वारे इन-प्लेस RAM म्हणून वापरला जातो.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन
पिंग-पॉन्ग बफरिंग आर्किटेक्चर FFT इंजिनची कार्यक्षमता वाढवते. दोन इनपुट बँकांपैकी एक सध्याच्या FFT गणनेमध्ये गुंतलेली असताना, दुसरी पुढील इनपुट डेटा फ्रेम डाउनलोड करण्यासाठी उपलब्ध आहे. परिणामी, FFT इंजिन इनपुट बफर भरण्यासाठी नवीन डेटाची वाट पाहत निष्क्रिय बसत नाही. डेटा स्त्रोताच्या दृष्टीकोनातून, कोरला FFT गणना कालावधीत कुठेही डेटा बर्स्ट प्राप्त होऊ शकतो. जेव्हा इंजिनने वर्तमान डेटा फ्रेमवर प्रक्रिया करणे पूर्ण केले आणि इनपुट बफर बँक दुसर्‍या डेटा फ्रेमने भरली गेली, तेव्हा राज्य मशीन पिंग-पॉन्ग बॅंक स्वॅप करते आणि डेटा लोड आणि गणना वैकल्पिक मेमरी बॅंकांवर चालू राहते.
शेवटच्या एसtagएफएफटी गणनेतील e एक आउट-ऑफ-प्लेस स्कीम वापरते. FFT इंजिन इन-प्लेस मेमरीमधून इंटरमीडिएट डेटा वाचतो परंतु आउटपुट डेटा बफरमध्ये अंतिम परिणाम लिहितो. FFT इंजिन पुढील डेटा फ्रेमच्या परिणामांसह बदलेपर्यंत अंतिम परिणाम आउटपुट बफरमध्ये राहतात. डेटा प्राप्तकर्त्याच्या दृष्टीकोनातून, आउटपुट डेटा कोणत्याही वेळी वाचण्यासाठी उपलब्ध आहे, शेवटचा FFT s वगळताtage.
बफर केलेले कॉन्फिगरेशन FFT सायकल खालील आकृतीमध्ये दाखवले आहे.
आकृती 1-4. बफर केलेले कॉन्फिगरेशन FFT सायकल

1.3.3

प्रत्येक s वर मर्यादित शब्द लांबी विचारtagई इन-प्लेस एफएफटी अल्गोरिदम, फुलपाखराला दोन एसamples इन-प्लेस मेमरीमधून बाहेर पडते आणि दोन प्रक्रिया केलेले s परत करतेamples समान मेमरी स्थाने. फुलपाखराच्या गणनेमध्ये जटिल गुणाकार, बेरीज आणि वजाबाकी यांचा समावेश होतो. परतलेल्या एसamples मध्ये s पेक्षा मोठी डेटा रुंदी असू शकतेamples स्मृती पासून निवडले. डेटा ओव्हरफ्लो होणार नाही याची खात्री करण्यासाठी खबरदारी घेणे आवश्यक आहे.
ओव्हरफ्लोचा धोका टाळण्यासाठी, कोर खालील तीन पद्धतींपैकी एक वापरतो:
· इनपुट डेटा स्केलिंग · बिनशर्त ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग · सशर्त ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग
इनपुट डेटा स्केलिंग: इनपुट डेटा स्केलिंगसाठी इनपुट डेटा पूर्व-प्रलंबित असणे आवश्यक आहेampपुरेशा अतिरिक्त चिन्ह बिट्ससह les, ज्याला गार्ड बिट्स म्हणतात. एन-पॉइंट FFT साठी जास्तीत जास्त संभाव्य बिट वाढीची भरपाई करण्यासाठी आवश्यक गार्ड बिट्सची संख्या, log2N + 1 आहे. उदाहरणार्थample, प्रत्येक इनपुट एसamp256-बिंदू FFT च्या le मध्ये नऊ गार्ड बिट्स असणे आवश्यक आहे. अशा तंत्रामुळे प्रभावी FFT बिट रिझोल्यूशन मोठ्या प्रमाणात कमी होते.
बिनशर्त ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग: एफएफटी बिट वाढीची भरपाई करण्याचा दुसरा मार्ग म्हणजे प्रत्येक सेकंदाला दोन घटकांनी डेटा कमी करणे.tage परिणामी, अंतिम FFT परिणाम 1/N च्या घटकाने कमी केले जातात. या पद्धतीला बिनशर्त ब्लॉक फ्लोटिंग पॉइंट स्केलिंग म्हणतात.
पहिल्या s वर ओव्हरफ्लो टाळण्यासाठी इनपुट डेटा दोन घटकांनी कमी करणे आवश्यक आहेtage सलग ओव्हरफ्लो रोखण्यासाठी एसtages, कोर प्रत्येक मागील s चे परिणाम कमी करतेtage डेटाचा संपूर्ण ब्लॉक हलवून दोनच्या घटकाद्वारे (वर्तमान s चे सर्व परिणामtage) उजवीकडे थोडा. FFT गणनेतील बिट शिफ्टिंगमुळे डेटा गमावलेल्या बिट्सची एकूण संख्या लॉग2एन आहे.
बिनशर्त ब्लॉक फ्लोटिंग-पॉइंटचा परिणाम इनपुट डेटा स्केलिंग प्रमाणेच गमावलेल्या बिट्समध्ये होतो. तथापि, ते अधिक अचूक परिणाम देते, कारण FFT इंजिन अधिक अचूक इनपुट डेटासह सुरू होते.
कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग: कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंगमध्ये, जर बिट वाढ प्रत्यक्षात आली तरच डेटा स्थानांतरित केला जातो. एक किंवा अधिक फुलपाखरू आउटपुट वाढल्यास, डेटाचा संपूर्ण ब्लॉक उजवीकडे हलविला जातो. कंडिशनल ब्लॉक फ्लोटिंग पॉइंट मॉनिटर प्रत्येक फुलपाखरू आउटपुट वाढीसाठी तपासतो. शिफ्टिंग आवश्यक असल्यास, ते आहे

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन
संपूर्ण एस नंतर केलेtage पूर्ण आहे, पुढील s च्या इनपुटवरtage फुलपाखरू. हे तंत्र मर्यादित शब्द लांबीमुळे कमीत कमी विकृती (प्रमाणीकरण आवाज) प्रदान करते.
कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट मोडमध्ये, कोर वैकल्पिकरित्या वास्तविक स्केलिंग घटकाची गणना करू शकतो. SCALE_EXP_ON पॅरामीटर 1 वर सेट केले असल्यास असे होते. नंतर गणना केलेला वास्तविक घटक SCALE_EXP पोर्टवर दिसून येतो. परिणामांवर FFT इंजिन लागू केलेल्या उजव्या शिफ्टची संख्या हा घटक दर्शवतो. उदाample, 4 (100) चे SCALE_EXP मूल्य म्हणजे FFT परिणाम 4 बिट्सने उजवीकडे (डाउनस्केल केलेले) हलवले गेले; म्हणजेच, 2SCALE_EXP = 16 ने भागले. FFT परिणामांसोबत सिग्नल असतो आणि OUTP_READY ‍निश्चित असताना वैध असतो. वास्तविक CoreFFT परिणाम परत मोजण्यासाठी, म्हणजेच, त्यांना फ्लोटिंग पॉइंट ट्रान्सफॉर्म्ड बिनशी तुलना करता येण्यासाठी, प्रत्येक FFT आउटपुटample ला 2SCALE_EXP ने गुणाकार करणे आवश्यक आहे:
· FFT निकाल (वास्तविक) = DATAO_RE*2SCALE_EXP · FFT निकाल (काल्पनिक) = DATAO_IM*2SCALE_EXP
महत्वाचे: स्केल एक्सपोनंट कॅल्क्युलेटर फक्त कंडिशनल ब्लॉक फ्लोटिंग पॉइंट मोडमध्ये सक्षम केले जाऊ शकते.

1.3.4

CoreFFT, डीफॉल्टनुसार, कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग लागू करण्यासाठी कॉन्फिगर केले आहे. कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट मोडमध्ये, इनपुट डेटा तपासला जातो आणि आवश्यक असल्यास, पहिल्या s च्या अगोदर दोनच्या घटकाद्वारे कमी केला जातो.tage.
परिवर्तन वेळ FFT गणना (N/2 + L) x log2N + 2 घड्याळ चक्र घेते, जेथे L हे एक अंमलबजावणी विशिष्ट पॅरामीटर आहे जे मेमरी बँक, स्विचेस आणि बटरफ्लायच्या एकूण लेटन्सीचे प्रतिनिधित्व करते. L ट्रान्सफॉर्म आकार N वर अवलंबून नाही. ते फक्त FFT बिट रिझोल्यूशनवर अवलंबून आहे. 10 ते 8 च्या बिट रिझोल्यूशनमध्ये L 18 च्या बरोबरीचे आहे आणि 16 ते 19 च्या बिट रिझोल्यूशनमध्ये L 32 च्या बरोबरीचे आहे. उदा.ampले,
· 256-बिंदू 16-बिट FFT साठी
गणना वेळ = (256/2 + 10) x log2256 + 2 = 1106 घड्याळ कालावधी.
· 4096-बिंदू 24-बिट FFT साठी
गणना वेळ = (4096/2 + 16) x log24096 + 2 = 24770 घड्याळ कालावधी.

1.3.5

मेमरी इम्प्लीमेंटेशन इन-प्लेस मेमरी, इतर मेमरी बफर आणि ट्विडल LUT कार्यान्वित करण्यासाठी कोर हार्ड RAM ब्लॉक्स वापरतो. FPGA मध्ये दोन हार्ड रॅम प्रकार आहेत: मोठे SRAM (LSRAM) आणि मायक्रो-RAM. मेमरी अंमलबजावणी URAM_MAXDEPTH पॅरामीटर सेट करून नियंत्रित केली जाऊ शकते. जर आवश्यक खोली पॅरामीटर मूल्यापेक्षा जास्त नसेल तर CoreFFT मायक्रो-RAM वापरते. उदाample, URAM_MAXDEPTH पॅरामीटर 64 वर सेट केले आहे, 128 पॉइंट्स पर्यंत कोणत्याही FFT आकारात मायक्रो-RAM चा वापर करते, कारण आवश्यक खोली POINTS/2 आहे. पॅरामीटर मूल्य 0 वर सेट केल्याने कोरला मायक्रो-RAM वापरण्यापासून प्रतिबंधित करते, जेणेकरून ते इतरत्र वापरले जाऊ शकतात.
URAM_MAXDEPTH पॅरामीटर मुख्य वापरकर्ता इंटरफेसद्वारे प्रवेश करण्यायोग्य आहे.

1.4 FFT प्रवाह
स्ट्रीमिंग FFT सतत कॉम्प्लेक्स डेटा प्रोसेसिंग, एक कॉम्प्लेक्स इनपुट डेटाचे समर्थन करतेample प्रति घड्याळ कालावधी. स्ट्रीमिंग आर्किटेक्चरमध्ये स्ट्रीमिंग डेटा ट्रान्सफॉर्मेशनला समर्थन देण्यासाठी आवश्यक तेवढे रेडिक्स-२२ प्रोसेसर, रॅम ब्लॉक्स आणि LUT आहेत. खालील आकृती 22-पॉइंट स्ट्रीमिंग ट्रान्सफॉर्मचे कार्यात्मक आकृती दर्शवते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

आकृती 1-5. प्रवाहित मूलांक-22 256-pt FFT कार्यात्मक ब्लॉक आकृती

CoreFFT v8.0
कार्यात्मक वर्णन

इनपुट आणि आउटपुट डेटा (2 x DATA_BITS)-बिट शब्दांमध्ये वास्तविक आणि काल्पनिक भागांचा समावेश करून दर्शविला जातो. दोन्ही भाग प्रत्येकी DATA_BITS बिट्सच्या दोन पूरक संख्या आहेत. मॉड्यूल N जटिल शब्दांच्या ट्रान्सफॉर्म आकाराच्या फ्रेम आकाराच्या डेटाच्या फ्रेमवर प्रक्रिया करते. प्रक्रिया केली जाणारी फ्रेम जटिल डेटा शब्दांचा क्रम म्हणून x(n) इनपुटवर येते, एक (2 x DATA_BITS)-बिट शब्द प्रति घड्याळ अंतराल. पुढील फ्रेम वर्तमान फ्रेमच्या शेवटच्या डेटा शब्दानंतर किंवा नंतर कधीही सुरू होऊ शकते.
खालील आकृती एक माजी दर्शवतेampफ्रेम i+1 चा ले लगेच फ्रेम i नंतर येतो आणि फ्रेम i+2 एका अनियंत्रित अंतरानंतर येतो. इनपुट डेटा एसampफ्रेममधील les प्रत्येक घड्याळाच्या अंतराने येणे आवश्यक आहे, अशा प्रकारे फ्रेम N घड्याळाच्या अंतराने टिकते. स्ट्रीमिंग अल्गोरिदमशी संबंधित एक महत्त्वपूर्ण विलंब आहे. आउटपुट डेटा फ्रेम्स समान क्रमाने, घड्याळाच्या दराने आणि आउटपुट फ्रेम्समध्ये समान अंतर (असल्यास) इनपुट फ्रेम्स दरम्यान दिसतात.
आकृती 1-6. FFT इनपुट डेटा फ्रेम्स प्रवाहित करणे

०६ ४०

FFT फुलपाखरांची संख्या लॉग2(N) च्या बरोबरीची आहे, अशा प्रकारे प्रत्येक एसtage वेगळ्या फुलपाखराद्वारे प्रक्रिया केली जात आहे. परिणामी, सर्व एसtages समांतर प्रक्रिया केली जाते.
CoreFFT FFT अल्गोरिदमसाठी आवश्यक असलेल्या ट्विडल घटकांची गणना करते. पॉवर-अपवर, कोर ऑन-चिप RAM मध्ये ट्विडल घटक आपोआप अपलोड करतो जे ट्विडल LUT बनतात. ते होण्यासाठी वापरकर्ता कृती आवश्यक नाही. अपलोडिंग पूर्ण झाल्यावर, कोर RFS सिग्नल सक्रिय करतो, डेटा स्त्रोताला कळवतो की कोर FFT प्रक्रिया सुरू करण्यासाठी तयार आहे. एक घड्याळ रुंद सिग्नल, REFRESH जारी करून LUT सामग्री कधीही रीफ्रेश केली जाऊ शकते.
स्ट्रीमिंग FFT लेटन्सी स्ट्रीमिंग FFT लेटन्सी प्रामुख्याने ट्रान्सफॉर्म साइज, N द्वारे परिभाषित केली जाते. अंमलबजावणीमुळे अनेक पाइपलाइन विलंब होतात जे FFT आकार आणि डेटा पथ बिट रुंदीवर अवलंबून असतात. दुसऱ्या शब्दांत, बिट-रिव्हर्स्ड आउटपुटसाठी FFT परिणाम इनपुट डेटाच्या N डेटा अंतरालपेक्षा कमी नसल्यामुळे विलंबित आहेत. ऑर्डर केलेली आउटपुट लेटन्सी सुमारे दोनपट मोठी आहे.
स्ट्रीमिंग FFT मेमरी अंमलबजावणी त्याचप्रमाणे इन-प्लेस आर्किटेक्चरप्रमाणे, FFT आवश्यक आठवणी, LUTs आणि विलंब रेषा लागू करण्यासाठी हार्ड रॅम ब्लॉक्सचा वापर करते. मेमरी अंमलबजावणी URAM_MAXDEPTH पॅरामीटर सेट करून नियंत्रित केली जाऊ शकते. जर मेमरीची खोली पॅरामीटर मूल्यापेक्षा जास्त नसेल तर CoreFFT मायक्रो रॅम वापरते. उदाample, URAM_MAXDEPTH पॅरामीटर, 128 वर सेट केलेले, 128 आणि त्यापेक्षा कमी खोलीच्या आठवणी तयार करण्यासाठी मायक्रो-RAM चा वापर करते. पॅरामीटर मूल्य 0 वर सेट करून, कोरला मायक्रो RAM वापरण्यापासून प्रतिबंधित करते, जेणेकरून ते इतरत्र वापरले जाऊ शकतात.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन

1.4.3

प्रवाहित करणे FFT आउटपुट डेटा शब्दांचा क्रम Radix-2 आणि Radix-22 FFT अल्गोरिदममधून मिळालेले आउटपुट परिणाम बिट-उलट क्रमाने आहेत.
तथापि, इन-प्लेस अंमलबजावणी अंतर्गतरित्या एसampले ऑर्डरिंग. म्हणून, कोर परिणाम नैसर्गिक क्रमाने बाहेर ठेवतो. स्ट्रीमिंग FFT बिट-रिव्हर्स्ड आणि नैसर्गिक आउटपुट ऑर्डर्सना सपोर्ट करते. बिट-रिव्हर्स केलेला पर्याय कमी चिप संसाधने वापरतो आणि लहान विलंब प्रदान करतो.

०६ ४०

मर्यादित शब्द लांबी विचार हा विभाग CoreFFT च्या मर्यादित शब्द लांबीच्या विचारांचे वर्णन करतो.

अनस्केल्ड आणि स्केल शेड्यूल मोड
फुलपाखराच्या गणनेमध्ये बेरीज आणि वजाबाकी यांचा समावेश होतो. या ऑपरेशन्समुळे बटरफ्लाय डेटाची रुंदी इनपुट ते आउटपुटमध्ये वाढू शकते. प्रत्येक फुलपाखरू, BF2I, किंवा BF2II (आकृती 1-5 पहा), डेटा रुंदीमध्ये अतिरिक्त बिट सादर करू शकते. याव्यतिरिक्त, गुणाकार परिणामात एक बिट जोडू शकतात. एकूण संभाव्य बिट वाढ = log2(N)+1 बिट्स. डेटा ओव्हरफ्लो होणार नाही याची खात्री करण्यासाठी खबरदारी घेणे आवश्यक आहे.

ओव्हरफ्लोचा धोका टाळण्यासाठी किंवा कमी करण्यासाठी, कोर दोन तंत्रांपैकी एक वापरतो:
· अनस्केल्ड मोड बिट ग्रोथ सामावून घेण्याइतपत डेटा मार्ग तयार करतो. डेटा मार्ग रुंदी s पासून वाढतेtage ते stage अल्गोरिदम बिट वाढ पूर्णपणे सामावून घेण्यासाठी, जेणेकरून डेटा ओव्हरफ्लो कधीही होणार नाही. वास्तविक किंवा काल्पनिक आउटपुट बिट रुंदी लॉग2(N)+1 बिट्स इनपुटपेक्षा रुंद आहे. च्या ओव्हरफ्लो पॉइंटपासून डिझाइन पूर्णपणे सुरक्षित आहे view.
· कॉन्फिगर करण्यायोग्य स्केल शेड्यूल तंत्र वापरकर्त्यास प्रत्येक मध्यवर्ती परिणाम स्केलिंग डाउन (काटणे) वर नियंत्रण प्रदान करते ज्यामुळे ओव्हरफ्लो होऊ शकतो. आउटपुट बिट रुंदी इनपुट बिट रुंदीच्या बरोबरीची आहे. हे तंत्र ओव्हरफ्लो-सुरक्षित असते जेव्हा स्केलिंग शेड्यूल वास्तविक बिट वाढीशी जुळते, जे साध्य करणे सोपे नसते. कॉन्फिगर करण्यायोग्य स्केलिंगसाठी सावध दृष्टिकोन अनेकदा अतिरिक्त डाउन स्केलिंगकडे नेतो. परंतु बदललेल्या सिग्नलचे स्वरूप काही किंवा सर्व s सह ओव्हरफ्लो-सुरक्षित असल्याचे ज्ञात असल्यासtagव्यापक डाउनस्केलिंग वगळून, हे तंत्र सिग्नल-टू-आवाज गुणोत्तर आणि चिप संसाधन वापराच्या दृष्टिकोनातून फायदेशीर आहे. स्केल शेड्यूल तंत्रासाठी कॉन्फिगर केल्यावर, ओव्हरफ्लो झाल्यास कोर ओव्हरफ्लो फ्लॅग व्युत्पन्न करतो. Radix-22 फुलपाखरू 3-बिट वाढ सादर करू शकते: फुलपाखरे BF2I, BF2II आणि प्रत्येक एक गुणक थोडा जोडू शकतो. परंतु सर्व FFT पैकी फक्त एक गुणाकारtages बिट जोडू शकतात. समोर अज्ञात असल्याने एसtage ज्यावर गुणक अतिरिक्त बिट प्रेरित करते, जर असेल तर, अनस्केल्ड मोडमधील FFT इंजिन पहिल्या s पासून सुरू होणार्‍या बिटने डेटा मार्ग वाढवते.tage.
स्केल शेड्यूल तंत्रात प्रत्येक मूलांक-22 एसtage 3-बिट वाढ सादर करू शकते. s मधील डेटा पथtage त्यानुसार वाढतो, म्हणजेच stage आउटपुट s पेक्षा तीन बिट रुंद आहेtagई इनपुट. इंजिन एस नंतर तीन अतिरिक्त बिट्स कापतेtage परिणामाची गणना केली जाते, म्हणजे, stage आउटपुट पुढील s वर जाण्यापूर्वी तीन बिट्सने कापले जातेtage अशा पध्दतीमुळे उप-एसचा अंदाज लावण्याची गरज नाहीशी होतेtage ज्यावर डाउनस्केलिंग लागू करणे आवश्यक आहे.
खालील सारणी विशिष्ट s साठी 2-बिट शेड्यूल मूल्यावर अवलंबून स्केल शेड्यूल मोडमध्ये कट केलेल्या तीन बिट्सचे स्पष्टीकरण देतेtage.

तक्ता 1-1. स्केल शेड्यूल मोडमध्ये तीन अतिरिक्त बिट्स कट करणे

दिलेल्या रेडिक्स-२२ एस साठी स्केल शेड्यूलtage

बिट्स द कोअर कट्स आउट

तीन MSB कापून टाका

दोन MSB आणि गोल एक LSB कापून टाका

एक MSB कापून टाका आणि दोन LSB चे गोल करा

तीन एलएसबीची फेरी

32, 128, किंवा 512 आकारांचे FFT/IFFT जे पॉवर-ऑफ-फोर नाहीत, Radix-22 फुलपाखरांव्यतिरिक्त, एकल Radix-2 फुलपाखरू वापरतात. एक शेवटच्या प्रक्रियेवर लागू होतेtage आणि एक अतिरिक्त बिट कापतो.
कोर आपोआप स्केल शेड्यूल मोडमध्ये ओव्हरफ्लो शोध लावतो. कोरला वास्तविक ओव्हरफ्लो ओळखताच ओव्हरफ्लो ध्वज (OVFLOW_FLAG) दिसून येतो. आउटपुट फ्रेमच्या शेवटपर्यंत ध्वज सक्रिय राहतो जेथे ओव्हरफ्लो आढळतो.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक वर्णन

1.4.4.2

अनस्केल्ड मोड इनपुट बिट रुंदी मर्यादा अनस्केल्ड मोड कमाल इनपुट s मर्यादित करतेample बिट रुंदी कोर द्वारे हाताळली जाते. खालील तक्त्यामध्ये प्रत्येक FFT आकारासाठी कमाल बिट रुंदीची सूची आहे.
तक्ता 1-2. प्रवाहित अनस्केल्ड FFT कमाल इनपुट डेटा बिट रुंदी

FFT आकार 16

कमाल इनपुट रुंदी 32

128

256

512

1024

2048

4096

1.4.4.3

स्केल शेड्यूल प्रविष्ट करत आहे स्केल शेड्यूल प्रत्येक स्ट्रीमिंग FFT साठी डाउनस्केलिंग घटक ओळखतेtage प्रत्येक मूलांक-22 सेtage स्केलिंग फॅक्टर स्केल शेड्यूलच्या समर्पित दोन बिट्सद्वारे नियंत्रित केला जातो आणि रेडिक्स-2 एसtagनॉन-पॉवर-ऑफ-फोर एफएफटीमध्ये वापरलेले e एका बिटद्वारे नियंत्रित केले जाते. खालील आकृती माजी दर्शवतेamp1024-pt FFT साठी स्केल शेड्यूल वापरकर्ता इंटरफेस. चेकबॉक्सेसची जोडी विशिष्ट रेडिक्स-22 एस शी संबंधित आहेtage आणि डाउनस्केलिंग घटकाचे दोन बिट्स सादर करते. विशिष्ट s वर वास्तविक डाउनस्केलिंग घटकtage ची गणना 22*Bit1+Bit0 म्हणून केली जाते आणि खालीलपैकी एक मूल्य घेते: 1, 2, 4, 8. खालील आकृतीमध्ये दर्शविलेले चेकबॉक्सेस 10 10 10 10 11 च्या बायनरी स्केल शेड्यूल मूल्याशी संबंधित आहेत. हे मूल्य दर्शवते पुराणमतवादी स्केल शेड्यूल ज्यामुळे ओव्हरफ्लो होत नाही.
आकृती 1-7. स्केल शेड्यूल वापरकर्ता इंटरफेस

खालील तक्त्यामध्ये प्रत्येक FFT आकारासाठी पुराणमतवादी स्केल शेड्यूल सूचीबद्ध केले आहेत जे पूर्णपणे ओव्हरफ्लो सुरक्षित आहेत.

तक्ता 1-3. विविध FFT आकारांसाठी पुराणमतवादी स्केल वेळापत्रक

FFT आकार

मूलांक-22 एसtage

4096

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

………..चालू FFT आकार
१ २ ३ ४ ५ ६ ७ ८

CoreFFT v8.0
कार्यात्मक वर्णन

मूलांक-22 एसtage

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

2. इंटरफेस
हा विभाग CoreFFT च्या इंटरफेसचे वर्णन करतो.

2.1
2.1.1

इन-प्लेस FFT
हा विभाग CoreFFT च्या इन-प्लेस FFT चे वर्णन करतो.

कॉन्फिगरेशन पॅरामीटर्स CoreFFT मध्ये RTL कोड कॉन्फिगर करण्यासाठी पॅरामीटर्स (Verilog) किंवा जेनेरिक्स (VHDL) आहेत. खालील सारणी पॅरामीटर्स आणि जेनेरिकचे वर्णन करते. सर्व पॅरामीटर्स आणि जेनेरिक पूर्णांक प्रकार आहेत.
तक्ता 2-1. इन-प्लेस CoreFFT पॅरामीटर वर्णन

पॅरामीटर INVERSE

वैध श्रेणी 0

डीफॉल्ट 0

वर्णन
0: फॉरवर्ड फूरियर ट्रान्सफॉर्म 1: इनव्हर्स फूरियर ट्रान्सफॉर्म

स्केल

३.०३.६

0: सशर्त ब्लॉक फ्लोटिंग पॉइंट स्केलिंग

1: बिनशर्त ब्लॉक फ्लोटिंग पॉइंट स्केलिंग

इनपुट डेटा स्केलिंग लागू करण्यासाठी, SCALE पॅरामीटर 0 वर सेट करा आणि इनपुट डेटामध्ये गार्ड बिटची योग्य संख्या जोडा. मग सशर्त ब्लॉक फ्लोटिंग पॉइंटवर कोणताही प्रभाव पडत नाही.

पॉइंट्स
रुंदी मेम्बुफ

३३३, ४००, ६८२८,

256

३३३, ४००, ६८२८,

१, २,

8192, 16384

३.०३.६

आकार बदला. टीप: 16384-pt FFT फक्त RTG4, PolarFire आणि PolarFire SoC भागांवर समर्थित आहे.
डेटा आणि ट्विडल फॅक्टर बिट रुंदी
0: किमान (कोणतेही बफर नाही) कॉन्फिगरेशन 1: बफर केलेले कॉन्फिगरेशन

SCALE_EXP_ON

३.०३.६

0: कंडिशनल ब्लॉक फ्लोटिंग पॉइंट तयार करत नाही

घातांक कॅल्क्युलेटर

1: कॅल्क्युलेटर तयार करतो

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire आणि PolarFire SoC भागांवर उपलब्ध microRAM सह कार्यान्वित होणारी सर्वात मोठी RAM खोली. जेव्हा वापरकर्त्याने निवडलेल्या ट्रान्सफॉर्म आकार POINTS साठी आवश्यक असलेली RAM खोली URAM_MAXDEPTH पेक्षा जास्त असते तेव्हा मोठे LSRAM ब्लॉक वापरले जातात.

2.1.2

पोर्ट्स खालील तक्त्यामध्ये इन-प्लेस CoreFFT आर्किटेक्चरसाठी पोर्ट सिग्नलची सूची आहे.
तक्ता 2-2. इन-प्लेस CoreFFT पोर्ट वर्णन

पोर्ट नाव DATAI_IM

इन/आउट पोर्ट रुंदी बिट्स वर्णन

रुंदी

काल्पनिक इनपुट डेटा रूपांतरित करणे

DATAI_RE

रुंदी

वास्तविक इनपुट डेटा रूपांतरित करणे

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

………..चालू

पोर्ट नाव

आत/बाहेर

DATAI_VALID मध्ये

पोर्ट रुंदी बिट्स 1

वर्णन
इनपुट कॉम्प्लेक्स शब्द वैध जेव्हा सिग्नल सक्रिय असतो, तेव्हा इनपुट कॉम्प्लेक्स शब्द कोर मेमरीमध्ये लोड केला जातो बशर्ते BUF_READY सिग्नलचा दावा केला गेला असेल.

READ_OUTP मध्ये

बदललेला डेटा वाचा सामान्यत: मॉड्यूल N जटिल शब्दांच्या एकाच फटात, एकदा ते तयार झाल्यावर, FFT परिणाम प्रदर्शित करते. रूपांतरित डेटा प्राप्तकर्ता READ_OUTP सिग्नल बंद करून बर्स्टमध्ये अनियंत्रित ब्रेक घालू शकतो.

DATAO_IM

बाहेर

DATAO_RE

बाहेर

DATAO_VALID आउट

रुंदी रुंदी 1

काल्पनिक आउटपुट डेटा
वास्तविक आउटपुट डेटा
आउटपुट जटिल शब्द वैध DATAO_IM आणि DATAO_RE आउटपुटवर उपस्थित वैध आउटपुट जटिल शब्दांसह सिग्नल असतो.

BUF_READY बाहेर

FFT नवीन डेटा स्वीकारतो जेव्हा डेटा स्वीकारण्यासाठी तयार असतो तेव्हा कोर सिग्नलला ठासून देतो. कोर मेमरी पूर्ण होईपर्यंत सिग्नल सक्रिय राहतो. दुसऱ्या शब्दांत, POINTS कॉम्प्लेक्स इनपुट s होईपर्यंत सिग्नल सक्रिय राहतोamples लोड आहेत.

OUTP_READY बाहेर

FFT परिणाम तयार आहेत जेव्हा FFT परिणाम रूपांतरित डेटा प्राप्तकर्त्यासाठी वाचण्यासाठी तयार असतात तेव्हा कोर सिग्नलवर जोर देतो. रूपांतरित डेटा फ्रेम वाचत असताना सिग्नल सक्रिय राहतो. जोपर्यंत READ_OUTP सिग्नल बंद होत नाही तोपर्यंत ते सामान्यतः POINTS घड्याळाच्या अंतरापर्यंत चालते.

SCALE_EXP

बाहेर

मजला[लॉग2 ( सील(लॉग2(पॉइन टीएस)))]+1

सशर्त ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग एक्सपोनंट हे पर्यायी आउटपुट SCALE_EXP_ON पॅरामीटर सेट करून सक्षम केले जाऊ शकते. जेव्हा कोर फक्त कंडिशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग मोडमध्ये असतो तेव्हा आउटपुट सक्षम केले जाऊ शकते (पॅरामीटर SCALE = 0).

PONG CLK

बाहेर

इनपुट मेमरी बफरची पोंग बँक FFT इंजिनद्वारे कार्यरत इन-प्लेस मेमरी म्हणून वापरली जात आहे. हा पर्यायी सिग्नल फक्त बफर केलेल्या कॉन्फिगरेशनमध्ये वैध आहे.
घड्याळ वाढत्या काठ सक्रिय कोर मास्टर घड्याळ

SLOWCLK

NGRST

ट्विडल LUT इनिशिएलायझेशनसाठी कमी फ्रिक्वेंसी राइजिंग-एज क्लॉक सिग्नल, तो CLK फ्रिक्वेन्सीच्या आठ पटीने भागलेला असावा.
असिंक्रोनस रीसेट सक्रिय-निम्न

महत्त्वाचे: अन्यथा निर्दिष्ट केल्याशिवाय सर्व सिग्नल सक्रिय-उच्च (तर्क 1) आहेत.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

2.2
2.2.1

FFT प्रवाहित करणे
स्ट्रीमिंग FFT GUI कॉन्फिगर करण्यायोग्य नेटिव्ह इंटरफेस किंवा AXI4 स्ट्रीमिंग इंटरफेससह उपलब्ध आहे.

कॉन्फिगरेशन पॅरामीटर्स CoreFFT मध्ये RTL कोड कॉन्फिगर करण्यासाठी पॅरामीटर्स (Verilog) किंवा जेनेरिक्स (VHDL) आहेत. खालील सारणी या पॅरामीटर्स आणि जेनेरिकचे वर्णन करते. सर्व पॅरामीटर्स आणि जेनेरिक पूर्णांक प्रकार आहेत.
तक्ता 2-3. CoreFFT स्ट्रीमिंग आर्किटेक्चर पॅरामीटर वर्णन

पॅरामीटर नाव FFT_SIZE

वैध श्रेणी डीफॉल्ट
16, 32, 64, 128, 256 256, 512, 1024, 2048 आणि 4096

वर्णन
ट्रान्सफॉर्म साइज पॉइंट्स कोर FFT_SIZE कॉम्प्लेक्स असलेल्या प्रत्येक फ्रेमसह जटिल डेटाच्या फ्रेमवर प्रक्रिया करतोampलेस रूपांतरित डेटा फ्रेम्स समान आकाराचे आहेत.

NATIV_AXI4

८७८ - १०७४

आयपीची इंटरफेस निवड

· 0 - नेटिव्ह इंटरफेस

· 1 – AXI4 स्ट्रीमिंग इंटरफेस

हे फक्त स्ट्रीमिंग आर्किटेक्चरसाठी उपलब्ध आहे

SCALE_ON

८७८ - १०७४

1 - कॉन्फिगर करण्यायोग्य स्केल शेड्यूल सक्षम करा

जेव्हा पर्याय सक्षम केला जातो, तेव्हा कोर कॉन्फिगर करण्यायोग्य लागू करतो

स्केल फॅक्टर, प्रत्येक फुलपाखरानंतर SCALE_SCH.

0 - अनस्केल्ड मोड

SCALE_SCH

स्केल वेळापत्रक

SCALE_ON पॅरामीटर 1 च्या बरोबरीचे असल्यास, SCALE_SCH वापरले जाते

प्रत्येक प्रक्रियेसाठी स्केलिंग घटक परिभाषित कराtage.

DATA_BITS TWID_BITS ऑर्डर

8 - 32 8 - 32 0 - 1

वास्तविक किंवा काल्पनिक भागांची बिट रुंदी इनपुट डेटा.

ट्विडल फॅक्टर त्याच्या वास्तविक किंवा काल्पनिक भागांची बिट रुंदी.

0: बिट-विपरीत क्रमाने आउटपुट डेटा

1: सामान्य क्रमाने आउटपुट डेटा

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, किंवा PolarFire SoC भागांवर मायक्रो-RAM सह अंमलात आणली जाणारी सर्वात मोठी RAM खोली. जेव्हा वापरकर्त्याने निवडलेल्या ट्रान्सफॉर्म आकार POINTS साठी आवश्यक असलेली RAM खोली URAM_MAXDEPTH पेक्षा जास्त असते तेव्हा मोठे LSRAM ब्लॉक वापरले जातात.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

………..चालू
पॅरामीटरचे नाव
AXI4S_IN_DATA टीप: वास्तविक आणि काल्पनिक इनपुट डेटासाठी 0 चे पॅडिंग स्पष्ट करतेamples जेव्हा NATIV_AXI4 = 1

वैध श्रेणी 8,16,24,32

डीफॉल्ट 24

वर्णन
हे अंतर्गतरित्या व्युत्पन्न केलेले पॅरामीटर आहे, वापरकर्त्यासाठी प्रवेशयोग्य नाही. हे इनपुट डेटाचे अर्थ लावण्यासाठी वापरले जातेampAXI4 स्ट्रीमिंग इंटरफेस सुलभ करण्यासाठी बाइट सीमांच्या बाबतीत. AXI4S_IN_DATA आकार खालीलप्रमाणे परिभाषित केला आहे:
1. जर DATA_BITS = 8 असेल तर AXI4S_IN_DATA= 8, इनपुट डेटासाठी कोणत्याही पॅडिंगची आवश्यकता नाहीampलेस
2. जर 8 < DATA_BITS < 16 असेल तर AXI4S_IN_DATA = 16, इनपुट डेटाampवास्तविक आणि काल्पनिक दोन्ही डेटासाठी, एमएसबी स्थानावर 16 च्या 0 (DATA_BITS) सह पॅडिंग असणे आवश्यक आहेampपाठवण्यापूर्वी
3. जर 16 < DATA_BITS < 24 असेल तर AXI4S_IN_DATA = 24, इनपुट डेटाampवास्तविक आणि काल्पनिक दोन्ही डेटासाठी, एमएसबी स्थानावर 24 च्या 0 (DATA_BITS) सह पॅडिंग असणे आवश्यक आहेampपाठवण्यापूर्वी
4. जर 24 < DATA_BITS < 32 असेल तर AXI4S_IN_DATA = 32, इनपुट डेटाampवास्तविक आणि काल्पनिक दोन्ही डेटासाठी, एमएसबी स्थानावर 32 च्या 0 (DATA_BITS) सह पॅडिंग असणे आवश्यक आहेampपाठवण्यापूर्वी
टीप: पॅडिंग MSB पासून सुरू केले पाहिजे.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

………..चालू पॅरामीटर नाव

वैध श्रेणी

AXI4S_OUT_DATA 8,16,24,32, 40 टीप: वास्तविक आणि काल्पनिक आउटपुट डेटासाठी 0 चे पॅडिंग स्पष्ट करतेamples जेव्हा NATIV_AXI4 = 1

डीफॉल्ट 24

वर्णन
हे अंतर्गतरित्या व्युत्पन्न केलेले पॅरामीटर आहे, वापरकर्त्यासाठी प्रवेशयोग्य नाही. हे आउटपुट डेटाचे अर्थ लावण्यासाठी वापरले जातेampAXI4 स्ट्रीमिंग इंटरफेस सुलभ करण्यासाठी बाइट सीमांच्या बाबतीत. AXI4S_OUT_DATA आकार खालीलप्रमाणे परिभाषित केला आहे:
जेव्हा SCALE_ON = 0, तेव्हा आउटपुट sample आकार STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1 आहे
जेव्हा SCALE_ON = 1, तेव्हा आउटपुट sample आकार STREAM_DATAO_BITS = DATA_BITS आहे
1. जर STREAM_DATAO_BITS = 8 असेल तर AXI4S_OUT_DATA = 8, आउटपुट डेटासाठी कोणतेही पॅडिंग जोडले जात नाही.ampलेस
2. जर 8 < STREAM_DATAO_BITS < 16 असेल तरAXI4S_OUT_DATA= 16, आउटपुट डेटाamples 16 – (STREAM_DATAO_BITS) सह पॅड केलेले आहेत MSB स्थितीत, वास्तविक आणि काल्पनिक दोन्ही डेटासाठीampफ्रेम बनवण्यापूर्वी
3. जर 16 < STREAM_DATAO_BITS < 24 तरAXI4S_OUT_DATA = 24, आउटपुट डेटाamples 24 – (STREAM_DATAO_BITS) सह पॅड केलेले आहेत MSB स्थितीत, वास्तविक आणि काल्पनिक दोन्ही डेटासाठीampफ्रेम बनवण्यापूर्वी
4. जर 24 < STREAM_DATAO_BITS < 32 तरAXI4S_OUT_DATA = 32, आउटपुट डेटाamples 32-(STREAM_DATAO_BITS) सह पॅड केलेले आहेत MSB स्थितीत, वास्तविक आणि काल्पनिक दोन्ही डेटासाठीampफ्रेम बनवण्यापूर्वी
5. जर 32 < STREAM_DATAO_BITS < 40 तरAXI4S_OUT_DATA = 40, आउटपुट डेटाamples 40 – (STREAM_DATAO_BITS) सह पॅड केलेले आहेत MSB स्थितीत, वास्तविक आणि काल्पनिक दोन्ही डेटासाठीampफ्रेम बनवण्यापूर्वी
टीप: पॅडिंग MSB पासून सुरू केले पाहिजे.

2.2.2

पोर्ट्स खालील सारणी स्ट्रीमिंग कोअरएफएफटी मॅक्रोसाठी पोर्ट सिग्नलचे वर्णन करते.
तक्ता 2-4. प्रवाहित FFT I/O सिग्नल वर्णन

बंदराचे नाव CLK SLOWCLK
CLKEN

इन/आउट इन इन
In

पोर्ट रुंदी, बिट्स वर्णन

राइजिंग-एज क्लॉक सिग्नल

ट्विडल LUT साठी कमी फ्रिक्वेंसी राइजिंग-एज क्लॉक सिग्नल

आरंभिकरण, ते किमान CLK च्या चार पटीने भागले पाहिजे

वारंवारता

पर्यायी घड्याळ सक्षम सिग्नल

सिग्नल रद्द केल्यानंतर, कोर वैध निर्माण करणे थांबवते

परिणाम

NGRST

आरएसटी

NATIV_AXI4 = 1 असताना पोर्ट्स उपलब्ध

असिंक्रोनस रीसेट सिग्नल सक्रिय-कमी. पर्यायी सिंक्रोनस रीसेट सिग्नल सक्रिय-उच्च.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

………..चालू

पोर्ट नाव

आत/बाहेर

AXI4_S_DATAI_ TVALID मध्ये

AXI4_S_DATAI_ TREADY आउट
AXI4_S_TDATAI मध्ये

AXI4_S_TLASTI इन
AXI4_M_DATAO आउट _TVALID

AXI4_M_DATAO _TREADY मध्ये

AXI4_M_TDATA आउट O

AXI4_M_TLAST आउट O
I_TVALID मध्ये AXI4_S_CONFIG

AXI4_S_

बाहेर

कॉन्फिगी

_TREADY

AXI4_S_CONFIG I मध्ये

AXI4_M_CONFI आउट GO_TVALID
AXI4_M_CONFI GO _TREADY मध्ये

पोर्ट रुंदी, बिट्स वर्णन

AXI4 बाह्य स्त्रोताकडून कोरमध्ये डेटा वैध इनपुट प्रवाहित करा

डेटाची उपलब्धता दर्शवते. हे गाभ्याचे START म्हणून कार्य करते.

टीप: अधिक माहितीसाठी START पोर्ट वर्णन वाचा.

AXI4 स्ट्रीम डेटा बाह्य स्रोतासाठी तयार आहे

डेटा स्वीकारण्याची मुख्य तयारी दर्शवते

(२*

AXI4 स्त्रोतापासून कोरपर्यंत डेटा इनपुट प्रवाहित करा.

AXI4S_IN_DATA) मध्ये वास्तविक डेटा (DATAI_RE) 0 चे पॅड केलेला आणि काल्पनिक आहे

(DATAI_IM) डेटा त्यानुसार 0 ने पॅड केला.

शेवटच्या डेटाचे प्रसारण सूचित करतेample बाह्य पासून

स्रोत

प्राप्तकर्त्यासाठी AXI4 प्रवाह डेटा वैध आउटपुट कोर तयार असल्याचे सूचित करते

रूपांतरित डेटा पाठवण्यासाठी. हे कोरचा DATAO_VALID म्हणून कार्य करते.

टीप:अधिक माहितीसाठी DATAO_VALID पोर्ट वर्णन वाचा

माहिती

AXI4 स्ट्रीम डेटा रिसीव्हरकडून तयार आहे

बाह्य प्राप्तकर्त्याची तयारी दर्शवा

मुख्य कार्यक्षमतेसाठी ते नेहमी 1 असणे आवश्यक आहे

(2 * AXI4S_OUT_DA TA)

AXI4 डेटा प्राप्तकर्त्याकडे प्रवाहित करा.
ट्रान्सफॉर्म्ड रिअल डेटा (DATAO_RE) 0 सह पॅड केलेला आणि काल्पनिक डेटा (DATAO_IM) 0 सह पॅड केलेला आहे.

शेवटच्या रूपांतरित डेटाचे प्रसारण सूचित करतेample पासून

बाह्य स्त्रोताकडून मूळमध्ये वैध इनपुट

कॉन्फिगरेशन डेटाची उपलब्धता दर्शवते

ची कोर तयारी दर्शवण्यासाठी बाह्य स्त्रोतासाठी सज्ज

कॉन्फिगरेशन डेटा स्वीकारत आहे.

कॉन्फिगरेशन डेटा स्रोत ते कोर आणि स्त्रोतापर्यंत इनपुट

डेटा प्रसारित करण्यापूर्वी आयपी कॉन्फिगर केले पाहिजेampलेस ते

खालील कॉन्फिगरेशन माहिती समाविष्टीत आहे:

· Bit0 – INVERSE (जेव्हा बिट जास्त असतो, तेव्हा कोर खालील डेटा फ्रेमच्या Inverse FFT ची गणना करतो, अन्यथा FFT फॉरवर्ड करतो)

· बिट1 – रिफ्रेश (संबंधित रॅम ब्लॉक्समध्ये ट्विडल गुणांक LUTs रीलोड करा)

प्राप्तकर्त्यासाठी स्थिती डेटा वैध आउटपुट

इंडिकेट कोर ट्रान्सफॉर्म केलेला डेटा पाठवण्यासाठी तयार आहे

प्राप्तकर्त्याकडून स्थिती डेटा तयार आहे

बाह्य प्राप्तकर्त्याची तयारी दर्शवते.

मुख्य कार्यक्षमतेसाठी ते नेहमी 1 असणे आवश्यक आहे.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस

………..चालू

पोर्ट नाव

आत/बाहेर

AXI4_M_CONFI बाहेर जा

पोर्ट रुंदी, बिट्स वर्णन

प्राप्तकर्त्याकडे स्थिती डेटा

यात खालील स्थिती माहिती आहे:

Bit0 – OVFLOW_FLAG (अंकगणित ओव्हरफ्लो ध्वज, FFT/IFFT गणने ओव्हरफ्लो झाल्यास CoreFFT ध्वजाचा दावा करते. कोअर ओव्हरफ्लो ओळखताच ध्वज सुरू होतो. वर्तमान आउटपुट डेटा फ्रेम संपल्यावर ध्वज संपतो)

NATIV_AXI4=0 तेव्हा पोर्ट्स उपलब्ध

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

सुरू करा

काल्पनिक इनपुट डेटा रूपांतरित करणे.
वास्तविक इनपुट डेटा रूपांतरित करणे.
परिवर्तन प्रारंभ सिग्नल
पहिल्या s च्या क्षणाला सूचित करतेampएन कॉम्प्लेक्स s च्या इनपुट डेटा फ्रेमचा leampलेस कोरमध्ये प्रवेश करते.
मागील इनपुट डेटा फ्रेम पूर्ण न केल्यावर START आला तर, सिग्नलकडे दुर्लक्ष केले जाईल.

उलटा

व्युत्क्रम परिवर्तन जेव्हा सिग्नलचा दावा केला जातो, तेव्हा कोर खालील डेटा फ्रेमच्या व्यस्त FFT ची गणना करतो, अन्यथा FFT फॉरवर्ड करतो.

रिफ्रेश करा

DATAO_IM

बाहेर

DATAO_RE

बाहेर

OUTP_READY बाहेर

1
DATA_BITS DATA_BITS 1

संबंधित RAM ब्लॉक्समध्ये ट्विडल गुणांक LUTs रीलोड करते.
काल्पनिक आउटपुट डेटा
वास्तविक आउटपुट डेटा
FFT परिणाम तयार आहेत जेव्हा ते N FFT'ed डेटाची फ्रेम आउटपुट करणार असते तेव्हा कोर सिग्नलवर जोर देतो. सिग्नलची रुंदी एक घड्याळ अंतराल आहे.

DATAO_VALID आउट

आउटपुट फ्रेम वैध आहे
वैध आउटपुट डेटा फ्रेम सोबत. एकदा सुरू झाले की, सिग्नल N घड्याळाची चक्रे टिकतो.
जर इनपुट डेटा फ्रेममध्‍ये कोणतेही अंतर न ठेवता सतत येत असेल, तर DATAO_VALID एकदा सुरू झाल्यानंतर अनिश्चित काळासाठी टिकेल.

#FLOW_FLAG बाहेर

अंकगणित ओव्हरफ्लो ध्वज FFT/IFFT गणना ओव्हरफ्लो झाल्यास CoreFFT ध्वजाचे प्रतिपादन करते. कोर ओव्हरफ्लो ओळखताच ध्वज सुरू होतो. वर्तमान आउटपुट डेटा फ्रेम संपल्यावर ध्वज संपतो.

RFS

बाहेर

प्रारंभ करण्याची विनंती जेव्हा पुढील इनपुट डेटा फ्रेमसाठी तयार असते तेव्हा कोर सिग्नलवर ठाम असतो. पुढील फ्रेमसाठी कोर तयार होताच सिग्नल सुरू होतो. जेव्हा कोरला विनंती केलेला START सिग्नल मिळतो तेव्हा सिग्नल संपतो.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
इंटरफेस
महत्त्वाचे: अन्यथा निर्दिष्ट केल्याशिवाय सर्व सिग्नल सक्रिय-उच्च (तर्क 1) आहेत.

2.2.3

AXI4 स्ट्रीमिंग इंटरफेससाठी इनपुट/आउटपुट डेटा फ्रेम फॉरमॅट जेव्हा AXI4 स्ट्रीमिंग इंटरफेस निवडला जातो, तेव्हा इनपुट आणि आउटपुट डेटा फ्रेम कॅस्केड केलेला वास्तविक आणि काल्पनिक डेटा म्हणून उपलब्ध असतो, डेटाampAXI4 प्रवाह सुलभ करण्यासाठी बाइट सीमा जुळण्यासाठी les प्रथम शून्याने पॅड केले जातात.
उदाample, DATA_BITS of 26, जवळची बाइट सीमा 32 आहे, त्यामुळे वास्तविक आणि काल्पनिक डेटासाठी सहा 0 जोडणे आवश्यक आहेampAXI4 स्ट्रीमिंग I/O डेटा फ्रेम करण्यासाठी कॅस्केडिंग करण्यापूर्वी
तक्ता 2-5. AXI4 स्ट्रीमिंग इंटरफेस I/O डेटा फ्रेम स्वरूप

बिट्स: 63…58 0 चे पॅडिंग

बिट्स: 57…32 काल्पनिक डेटा

बिट्स: 31..26 0 चे पॅडिंग

बिट्स: 25…0 वास्तविक डेटा

टीप:तक्ता 4-4 मध्ये शून्य पॅडिंगसाठी AXI2S_IN_DATA आणि AXI3S_OUT_DATA पॅरामीटरचे वर्णन पहा.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
वेळेचे आरेखन
3. वेळेचे आरेखन
हा विभाग CoreFFT च्या वेळेच्या आकृतीचे वर्णन करतो.
3.1 इन-प्लेस FFT
जेव्हा इन-प्लेस FFT BUF_READY सिग्नलचा दावा करते, तेव्हा डेटा स्रोत डेटा पुरवण्यास सुरुवात करतोampरूपांतरित करणे. इनपुट डेटाचे काल्पनिक आणि वास्तविक भाग sample एकाच वेळी पुरवठा करणे आवश्यक आहे आणि वैधता बिट DATAI_VALID सोबत असणे आवश्यक आहे. डेटा स्रोत s पुरवू शकतोample प्रत्येक घड्याळ चक्रावर किंवा अनियंत्रित मंद गतीने (आकृती 3-1 पहा). एकदा FFT मॉड्यूलला N-इनपुट प्राप्त होतेamples, ते BUF_READY सिग्नल कमी करते. FFT इंजिन तयार झाल्यानंतर आपोआप डेटावर प्रक्रिया करण्यास सुरुवात करते. किमान मेमरी कॉन्फिगरेशनमध्ये, डेटा लोडिंग पूर्ण झाल्यानंतर प्रक्रिया टप्पा लगेच सुरू होतो. बफर केलेल्या कॉन्फिगरेशनमध्ये, FFT इंजिन मागील डेटा बर्स्टवर प्रक्रिया होईपर्यंत प्रतीक्षा करू शकते. त्यानंतर, इंजिन स्वयंचलितपणे सुरू होते. खालील आकृती इनपुट डेटाचे लोडिंग दर्शवते. आकृती 3-1. इनपुट डेटा लोड करत आहे
ट्रान्सफॉर्मेशन पूर्ण केल्यावर, FFT मॉड्यूल OUTP_READY सिग्नलचे प्रतिपादन करते आणि FFT परिणाम निर्माण करण्यास सुरवात करते. आउटपुटचे काल्पनिक आणि वास्तविक अर्धे भागamples DATAO_IM आणि DATAO_RE मल्टीबिट आउटपुटवर एकाच वेळी दिसतात. प्रत्येक आउटपुट एसample सोबत DATAO_VALID बिट आहे. डेटा प्राप्तकर्ता बदललेला डेटा प्रत्येक घड्याळाच्या चक्रावर किंवा अनियंत्रित मंद गतीने स्वीकारतो. FFT मॉड्यूल डेटा आउटपुट प्रदान करत राहतो, जेव्हा READ_OUTP सिग्नलचा दावा केला जातो. आउटपुट नियंत्रित करण्यासाठी एसampदरानुसार, प्राप्तकर्त्याने आवश्यकतेनुसार READ_OUTP सिग्नल बंद करणे आवश्यक आहे (खालील चित्रात दर्शविल्याप्रमाणे). खालील आकृती ट्रान्सफॉर्म डेटा प्राप्त करणे दर्शविते. आकृती 3-2. रूपांतरित डेटा प्राप्त करणे

वाचन दर नियंत्रित करण्यासाठी READ_OUTP सिग्नल वापरताना, संभाव्य FFT सायकल वाढ विचारात घेणे आवश्यक आहे. किमान मेमरी कॉन्फिगरेशनमध्ये, वाचन (अपलोड) वेळेचा कोणताही विस्तार FFT सायकल वाढवते आकृती 1-2 पहा. बफर केलेल्या कॉन्फिगरेशनमध्ये, जेव्हा वास्तविक अपलोड वेळ "सायकल i चे परिणाम वाचण्यासाठी उपलब्ध" म्हणून आकृती 1-3 मध्ये दर्शविलेल्या समर्पित अंतरालपेक्षा जास्त असेल तेव्हा FFT सायकल वाढते. तसेच, बफर केलेल्या कॉन्फिगरेशनमध्ये, जुने निकाल वाचले गेले नसले तरीही आउटपुट बफर नवीन FFT परिणाम स्वीकारण्यास सुरुवात करतो, अशा प्रकारे जुने निकाल ओव्हरराईट केले जातात. या प्रकरणात, कोर OUTP_READY आणि DATAO_VALID सिग्नल यापुढे वैध नसताना ते डीझर्ट करतो.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
वेळेचे आरेखन

3.2
3.2.1

FFT प्रवाहित करणे
AXI4S इंटरफेससाठी, AXI4S इंटरफेस पोर्टचे ऑपरेशन मूळ इंटरफेसशी मॅप केले जाते. एक ते एक मॅपिंगसाठी, 2 च्या पोर्ट्समध्ये तक्ता 4-2.2 पहा. FFT प्रवाहित करणे.
आरएफएस आणि स्टार्ट कोर डेटा स्त्रोताला माहिती देण्यासाठी आरएफएस सिग्नल तयार करतो की तो इनपुट डेटाच्या पुढील फ्रेमसाठी तयार आहे.ampलेस हे ठासून दिल्यानंतर, डेटा स्रोत START सिग्नलला प्रतिसाद देत नाही तोपर्यंत RFS सक्रिय राहते.
कोरला START मिळाल्यावर, तो RFS सिग्नल बंद करतो आणि इनपुट डेटा फ्रेम प्राप्त करण्यास प्रारंभ करतो. N घड्याळाच्या अंतरानंतर, डेटा फ्रेम रिसेप्शन पूर्ण होते, आणि RFS सिग्नल पुन्हा सक्रिय होतो. खालील आकृती माजी दाखवतेample जेव्हा FFT इंजिन START सिग्नल पुरवण्यासाठी डेटा स्रोताची वाट पाहते.
आकृती 3-3. RFS START ची वाट पाहत आहे

START सिग्नलमध्ये कायमस्वरूपी सक्रिय मूल्य असते आणि मागील फ्रेमच्या समाप्तीनंतर कोअरला दुसरी इनपुट फ्रेम प्राप्त होणे सुरू होते. डेटा स्रोतासाठी RFS सिग्नल पाहणे पर्यायी आहे. ते कधीही START सिग्नलचा दावा करू शकते आणि कोर शक्य तितक्या लवकर दुसरी इनपुट फ्रेम स्वीकारण्यास प्रारंभ करतो. आकृती 3-3 च्या परिस्थितीत, START सिग्नलनंतर लगेच नवीन फ्रेम लोडिंग सुरू होते. जर पूर्वीची इनपुट फ्रेम लोड केली जात असताना START सिग्नल आला, तर कोर फ्रेम संपेपर्यंत प्रतीक्षा करतो आणि नंतर दुसरी फ्रेम लोड करणे सुरू करतो. खालील आकृती आणखी एक माजी दाखवतेample जेथे इनपुट डेटा फ्रेममधील अंतरांशिवाय अनिश्चित काळासाठी येतो. आकृती 3-4. प्रवाहित डेटा बदलणे
खालील आकृती दाखवते की START सिग्नल एका घड्याळाच्या अंतराने वास्तविक इनपुट फ्रेमकडे नेतो. आकृती 3-5. START डेटा लीड करतो

3.2.2

OUTP_READY आणि DATAO_VALID
जेव्हा FFT परिणाम तयार असतात तेव्हा हे दोन सिग्नल डेटा प्राप्तकर्त्याला सूचित करतात. OUTP_READY ही एक घड्याळ-व्यापी नाडी आहे. जेव्हा आउटपुट डेटा फ्रेम आउटपुट होणार आहे तेव्हा कोर दावा करतो. आउटपुट फ्रेम व्युत्पन्न करताना कोर DATAO_VALID सिग्नलचा दावा करतो. DATAO_VALID सिग्नल OUTP_READY सिग्नलला एका घड्याळाच्या अंतराने मागे टाकतो. खालील आकृती दोन सिग्नल आणि FFTed डेटा फ्रेममधील वेळ संबंध दर्शवते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

आकृती 3-6. आउटपुट डेटा आणि हँडशेक सिग्नल

CoreFFT v8.0
वेळेचे आरेखन

जेव्हा स्ट्रीमिंग डेटामध्ये फ्रेम्समध्ये कोणतेही अंतर नसते तेव्हा DATAO_VALID सिग्नल कायमचा सक्रिय असतो अशी परिस्थिती खालील आकृती दर्शवते.
आकृती 3-7. अंतराशिवाय प्रवाहित आउटपुट डेटा

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
साधन प्रवाह
4. साधन प्रवाह
हा विभाग CoreFFT च्या टूल फ्लोचे वर्णन करतो.
4.1 परवाना
CoreFFT परवाना लॉक केलेला आहे.
4.2 SmartDesign मध्ये CoreFFT कॉन्फिगर करणे
CoreFFT द्वारे Libero® IP कॅटलॉगमध्ये डाउनलोड करण्यासाठी उपलब्ध आहे web भांडार. कॅटलॉगमध्ये सूचीबद्ध केल्यानंतर, स्मार्टडिझाइन फ्लो वापरून कोर इन्स्टंट केला जाऊ शकतो. SmartDesign प्रकल्प कसा तयार करायचा हे जाणून घेण्यासाठी, SmartDesign वापरकर्ता मार्गदर्शक पहा. कोर उदाहरण कॉन्फिगर आणि जनरेट केल्यानंतर, CoreFFT सोबत पुरवलेल्या टेस्ट-बेंचचा वापर करून मूलभूत कार्यक्षमता सिम्युलेट केली जाऊ शकते. टेस्टबेंच पॅरामीटर्स आपोआप CoreFFT कॉन्फिगरेशनशी जुळवून घेतात. CoreFFT मोठ्या डिझाइनचा एक घटक म्हणून तात्काळ केला जाऊ शकतो.
महत्वाचे: CoreFFT हे लिबेरो इंटिग्रेटेड डिझाईन वातावरण (IDE) आणि Libero SoC या दोन्हीशी सुसंगत आहे. अन्यथा निर्दिष्ट केल्याशिवाय, हा दस्तऐवज Libero IDE आणि Libero SoC दोन्ही ओळखण्यासाठी Libero नाव वापरतो. आकृती 4-1. SmartDesign CoreFFT उदाहरण View
SmartDesign मधील कॉन्फिगरेशन ग्राफिकल यूजर इंटरफेस (GUI) वापरून कोर कॉन्फिगर केला जाऊ शकतो. माजीampSmartFusion2 कुटुंबासाठी GUI चे le खालील आकृतीत दाखवले आहे.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

आकृती 4-2. SmartDesign मध्ये CoreFFT कॉन्फिगर करणे

CoreFFT v8.0
साधन प्रवाह

4.3 सिम्युलेशन प्रवाह
CoreFFT साठी वापरकर्ता टेस्टबेंच रिलीझमध्ये समाविष्ट आहे. हे करण्यासाठी, खालील चरणे करा: 1. वापरकर्ता चाचणीबेंच चालविण्यासाठी, Libero SoC डिझाइन पदानुक्रम उपखंडातील CoreFFT इन्स्टंटिएशनवर डिझाइन रूट सेट करा. 2. Verify Pre-Synthesized Design अंतर्गत, Libero SoC Design Flow विंडोमध्ये, Simulate वर उजवे क्लिक करा आणि नंतर परस्परसंवादीपणे उघडा निवडा. हे ModelSim ला आवाहन करते आणि आपोआप सिम्युलेशन चालवते.
महत्त्वाचे:कोअरच्या VHDL आवृत्तीचे अनुकरण करताना, तुम्हाला कदाचित IEEE.NUMERIC_STD लायब्ररी चेतावणींपासून मुक्त व्हायचे असेल. असे करण्यासाठी, खालील दोन ओळी स्वयंचलितपणे व्युत्पन्न केलेल्या run.do मध्ये जोडा file:
· NumericStdNoWarnings -1 सेट करा · StdArithNoWarnings -1 सेट करा

०६ ४०

Testbench CoreFFT सत्यापित करण्यासाठी आणि चाचणी करण्यासाठी वापरल्या जाणार्‍या युनिफाइड टेस्टबेंचला यूजर टेस्टबेंच म्हणतात.
User Testbench खालील आकृती testbench साठी ब्लॉक आकृती दर्शवते. खालील समीकरण दाखवते की सोनेरी वर्तनात्मक FFT मध्ये दर्शविलेली मर्यादित अचूक गणना कशी लागू करते
x(k) = n= 0N-1X(n)e?jnk2?/N

समीकरण 1 किंवा समीकरण 2 परिचय मध्ये, सोनेरी FFT आणि CoreFFT दोन्ही एकसारखे कॉन्फिगर केले आहेत आणि समान चाचणी सिग्नल प्राप्त करतात. टेस्टबेंच गोल्डन मॉड्यूलचे आउटपुट सिग्नल आणि वास्तविक कोअरएफएफटीची तुलना करते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

आकृती 4-3. CoreFFT वापरकर्ता Testbench

CoreFFT v8.0
साधन प्रवाह

testbench प्रदान करते माजीampव्युत्पन्न केलेले FFT मॉड्यूल कसे वापरावे. आवश्यकतेनुसार टेस्टबेंचमध्ये बदल केले जाऊ शकतात.
4.4 डिझाइन मर्यादा
कोर टाइमिंगला अपवाद आवश्यक आहेत (म्हणजेच, खोटे मार्ग आणि मल्टी सायकल पथ) घड्याळाच्या सीमांदरम्यान वापरायचे आहेत. जोडण्यासाठी आवश्यक मर्यादांच्या संदर्भासाठी, पथावरून CoreFFT.sdc पहा. /component/Actel/DirectCores/CoreFFT//constraints/ CoreFFT.sdc.
4.5 Libero SoC मध्ये संश्लेषण
निवडलेल्या कॉन्फिगरेशनचे संश्लेषण चालविण्यासाठी, खालील चरणे करा: 1. कॉन्फिगरेशन GUI मध्ये डिझाइन रूट योग्यरित्या सेट करा. 2. इम्प्लीमेंट डिझाइन अंतर्गत, डिझाईन फ्लो टॅबमध्ये, सिंथेसाईझ वर उजवे क्लिक करा आणि रन निवडा.
4.6 Libero SoC मध्ये ठिकाण-आणि-मार्ग
डिझाइन रूट योग्यरित्या सेट केल्यानंतर आणि सिंथेसिस चालवा. डिझाईन फ्लो टॅबमधील इम्प्लीमेंट डिझाइन अंतर्गत, प्लेस आणि रूट वर उजवे क्लिक करा आणि रन वर क्लिक करा.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
सिस्टम एकत्रीकरण
5. सिस्टम एकत्रीकरण
हा विभाग माजी प्रदान करतोample जे CoreFFT चे एकत्रीकरण दर्शवते.
5.1 इन-प्लेस FFT
खालील आकृती एक माजी दर्शवतेampकोर वापरण्याचे le. जेव्हा इन-प्लेस FFT BUF_READY सिग्नलचा दावा करते, तेव्हा डेटा स्रोत डेटा पुरवण्यास सुरुवात करतोampरूपांतरित करणे. इनपुट डेटाचे काल्पनिक आणि वास्तविक भाग sample एकाच वेळी पुरवठा केला गेला पाहिजे आणि वैधता बिट-DATAI_VALID सोबत असणे आवश्यक आहे. डेटा स्रोत s पुरवू शकतोample प्रत्येक घड्याळाच्या चक्रात किंवा अनियंत्रित मंद गतीने (आकृती 3-1 पहा). FFT मॉड्यूलला N-इनपुट प्राप्त झाल्यानंतरamples, ते BUF_READY सिग्नल कमी करते. आकृती 5-1. उदाampइन-प्लेस एफएफटी सिस्टमचे le

FFT इंजिन तयार झाल्यानंतर आपोआप डेटावर प्रक्रिया करण्यास सुरुवात करते. किमान मेमरी कॉन्फिगरेशनमध्ये, डेटा लोडिंग पूर्ण झाल्यानंतर प्रक्रिया टप्पा लगेच सुरू होतो. बफर केलेल्या कॉन्फिगरेशनमध्ये, FFT इंजिन मागील डेटा बर्स्टवर प्रक्रिया होईपर्यंत प्रतीक्षा करू शकते. मग इंजिन आपोआप सुरू होते.
5.2 FFT प्रवाह
कोर प्रत्येक घड्याळ चक्रात येणाऱ्या डेटावर FFT फॉरवर्ड करतो. डेटा स्रोत डेटाचा पुरवठा करत राहतो, तर डेटा प्राप्तकर्ता सतत FFT-ed परिणाम प्राप्त करतो आणि आवश्यक असल्यास ओव्हरफ्लो फ्लॅगचे निरीक्षण करतो. डेटा फ्रेमवर प्रक्रिया करणे आवश्यक असल्यास पर्यायी इनपुट START सिग्नल आणि आउटपुट RFS सिग्नल वापरले जाऊ शकतात. डेटा स्रोत दुसर्‍या फ्रेमची सुरूवात चिन्हांकित करण्यासाठी START सिग्नल व्युत्पन्न करतो आणि डेटा प्राप्तकर्ता आउटपुट फ्रेमची सुरूवात चिन्हांकित करण्यासाठी RFS सिग्नल वापरतो. स्ट्रीमिंग कोअरएफएफटी खालील आकृतीत दाखवल्याप्रमाणे अनंत जटिल डेटा प्रवाहांवर प्रक्रिया करू शकते.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

आकृती 5-2. उदाampप्रवाहित FFT प्रणालीचे le

CoreFFT v8.0
सिस्टम एकत्रीकरण

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट A: इन-प्लेस FFT डिव्हाइस वापर ...

6. परिशिष्ट A: इन-प्लेस FFT डिव्हाइसचा वापर आणि कार्यप्रदर्शन
तक्ता 6-1 आणि तक्ता 6-2 विविध ठिकाणी FFT आकार आणि डेटा रुंदीसाठी उपयोग आणि कार्यप्रदर्शन दर्शविते. संख्या तक्ता 6-3 मध्ये सूचीबद्ध केलेल्या कॉन्फिगरेशनमधून प्राप्त केली गेली.
तक्ता 6-1. इन-प्लेस FFT SmartFusion2 M2S050 डिव्हाइस वापर आणि कार्यप्रदर्शन (किमान मेमरी कॉन्फिगरेशन)

कोर पॅरामीटर्स

फॅब्रिक संसाधन वापर

अवरोध

कामगिरी

गुण 256

रुंदी 18

DFF 1227

4 LUT 1245

एकूण १

LSRAM MACC

घड्याळाचा दर
328

FFT वेळ
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

तक्ता 6-2. इन-प्लेस FFT SmartFusion2 M2S050 डिव्हाइस वापर आणि कार्यप्रदर्शन (बफर केलेले कॉन्फिगरेशन)

कोर पॅरामीटर्स

पॉइंट्स रुंदी

256

512

1024

4096

फॅब्रिक संसाधन वापर

डीएफएफ

4LUT

एकूण

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

ब्लॉक्स LSRAM 7 7 7 28

MACC 4 4 4 4

कामगिरी

घड्याळ दर FFT वेळ

328

3.3

321

7.4

310

16.8

281

87.8

टीप: · टेबल 6-1 आणि टेबल 6-2 मधील डेटा विशिष्ट संश्लेषण सेटिंग्ज वापरून प्राप्त केला गेला. Synplify वारंवारता (MHz) 500 वर सेट केली होती
· Libero v12.4 वापरून वापर क्रमांक प्राप्त केले जातात आणि नवीन पुनरावृत्तींसह संभाव्य क्षेत्र आणि कार्यप्रदर्शन सुधारणा होऊ शकते.
· संश्लेषण सेटिंग्जमध्ये, रॉम घटक लॉजिकमध्ये मॅप केले जातात आणि हाय स्पीडसाठी रॅम ऑप्टिमायझेशन मॅप केले जाते
· लेआउट सेटिंग्ज खालीलप्रमाणे होत्या:
डिझायनर ब्लॉक निर्मिती सक्षम
उच्च प्रयत्न लेआउट सक्षम
· दाखवलेली FFT वेळ केवळ परिवर्तनाची वेळ दर्शवते. यात डेटा डाउनलोडिंग किंवा रिझल्ट अपलोडिंग वेळेचा हिशेब नाही

तक्ता 6-3. इन-प्लेस FFT पोलरफायर MPF300 डिव्हाइसेसचा वापर आणि कार्यप्रदर्शन (किमान मेमरी कॉन्फिगरेशन)

कोर पॅरामीटर्स

फॅब्रिक संसाधन वापर

कमाल घड्याळ

पॉइंट्स रुंदी uRAM खोली 4 LUT DFF uRAM LSRAM MACC वारंवारता

512

939 1189 9

415

ट्रान्सफॉर्म टाइम (यूएस)
0.6

128

512

1087 1254 9

415

1.2

256

512

१ ३०० ६९३ ६५७

415

2.6

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट A: इन-प्लेस FFT डिव्हाइस वापर ...

………..चालू

कोर पॅरामीटर्स

फॅब्रिक संसाधन वापर

कमाल घड्याळ

पॉइंट्स रुंदी uRAM खोली 4 LUT DFF uRAM LSRAM MACC वारंवारता

512

1519 1275 0

386

512

2494 2841 0

364

०६ ४०

3088 2859 0

369

०६ ४०

4161 1679 0

352

०६ ४०

6426 3237 0

339

०६ ४०

9667 3234 0

296

०६ ४०

17285 5483 0

325

ट्रान्सफॉर्म टाइम (यूएस)
१ २ ३ ४ ५ ६ ७

तक्ता 6-4. इन-प्लेस FFT पोलरफायर MPF300 डिव्हाइस युटिलायझेशन आणि परफॉर्मन्स (बफर केलेले कॉन्फिगरेशन)

कोर पॅरामीटर्स

फॅब्रिक संसाधन वापर

कमाल घड्याळ

पॉइंट्स रुंदी uRAM खोली 4 LUT DFF uRAM LSRAM MACC वारंवारता

ट्रान्सफॉर्म टाइम (यूएस)

512

१ ३०० ६९३ ६५७

351

0.7

256

512

१ ३०० ६९३ ६५७

351

3.1

512

१ ३०० ६९३ ६५७

351

6.8

०६ ४०

512

१ ३०० ६९३ ६५७

278

18.7

०६ ४०

12346 6219 0

126

335

342

टीप: · टेबल 6-3 आणि टेबल 6-4 मधील डेटा ठराविक Libero SoC टूल सेटिंग्ज वापरून मिळवला होता. वेळेची मर्यादा 400 MHz वर सेट केली होती
· Libero v12.4 वापरून वापर क्रमांक प्राप्त केले जातात आणि नवीन पुनरावृत्तींसह संभाव्य क्षेत्र आणि कार्यप्रदर्शन सुधारणा होऊ शकते.
· संश्लेषण सेटिंग्जमध्ये, रॉम घटक लॉजिकमध्ये मॅप केले जातात आणि हाय स्पीडसाठी रॅम ऑप्टिमायझेशन मॅप केले जाते
· वेळेनुसार चालणाऱ्या उच्च प्रयत्न मांडणीसाठी ठिकाण आणि मार्ग निश्चित केला होता
· FFT वेळ केवळ परिवर्तन वेळ प्रतिबिंबित करते. यात डेटा डाउनलोडिंग किंवा रिझल्ट अपलोडिंग वेळेचा हिशेब नाही

महत्त्वाचे:FPGA संसाधने आणि PolarFire SoC कुटुंबासाठी कार्यप्रदर्शन डेटा PolarFire कुटुंबासारखाच आहे.

तक्ता 6-5. इन-प्लेस FFT युटिलायझेशन आणि परफॉर्मन्स कॉन्फिगरेशन पॅरामीटर INVERSE SCALE SCALE_EXP_ON HDL प्रकार

मूल्य 0 0 0 व्हेरिलॉग

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट B: प्रवाहित FFT डिव्हाइस वापर...

7. परिशिष्ट B: प्रवाहित FFT उपकरण वापर आणि कार्यप्रदर्शन
खालील तक्त्या विविध स्ट्रीमिंग FFT कॉन्फिगरेशनसाठी उपयोग आणि कार्यप्रदर्शन सूचीबद्ध करते.
तक्ता 7-1. स्ट्रीमिंग FFT SmartFusion2 M2S050T स्पीड ग्रेड -1

कोर पॅरामीटर्स

संसाधनाचा वापर

अवरोध

घड्याळाचा दर

FFT_SIZE DATA_BITS TWID_BITS ऑर्डर DFF 4LUT एकूण LSRAM uRAM MACC

उलट 2198 1886 4084 0

241

सामान्य 1963 1600 3563 0

241

उलट 3268 2739 6007 0

225

उलट 3867 3355 7222 0

217

128

उलट 4892 4355 9247 5

216

256

उलट 5510 5302 10812 7

229

256

सामान्य 5330 5067 10406 3

229

256

उलट 8642 7558 16200 8

223

512

उलट 6634 6861 13495 10

228

512

उलट 9302 8862 18164 12

228

1024

उलट 10847 11748 22595 17

225

1024

उलट 11643 12425 24068 19

221

टीप: · uRAM कमाल खोली 64 वर सेट केली होती
· Libero v12.4 वापरून वापर क्रमांक प्राप्त केले जातात, आणि नवीन आवर्तनांसह संभाव्य क्षेत्र आणि कार्यप्रदर्शन सुधारणा होऊ शकते.
· संश्लेषण सेटिंग्जमध्ये, ROM घटक लॉजिकमध्ये मॅप केले जातात आणि हाय स्पीडसाठी RAM ऑप्टिमायझेशन मॅप केले जाते. Synplify वारंवारता 500 वर सेट केली होती
· लेआउट उच्च प्रयत्न मोड सेट केला होता

तक्ता 7-2. स्ट्रीमिंग FFT पोलरफायर MPF300 स्पीड ग्रेड -1

कोर पॅरामीटर्स
FFT_SIZE DATA_BIT TWID_BITS स्केल uRAM ऑर्डरची खोली

संसाधनाचा वापर

घड्याळ

4LUT DFF uRAM LSRAM MACC दर

256 उलट 1306 1593 6

319

256 सामान्य 1421 1700 12 0

319

256 उलट 1967 2268 18 0

319

256 उलट 2459 2692 15 0

319

128

256 सामान्य 4633 4911 44 0

310

256

बंद

256 सामान्य 6596 6922 94 0

307

256

512

उलटा 8124 8064 0

304

उलटा 6686 5691 0

293

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट B: प्रवाहित FFT डिव्हाइस वापर...

……….. सुरू असलेले कोर पॅरामीटर्स
FFT_SIZE DATA_BIT TWID_BITS स्केल uRAM ऑर्डरची खोली

संसाधनाचा वापर

घड्याळ

4LUT DFF uRAM LSRAM MACC दर

1024

उलटा 13974 10569 0

304

1024

सामान्य 14289 10816 0

307

2048

सामान्य 12852 7640 0

304

2048

उलटा 12469 7319 0

315

4096

सामान्य 29977 14288 0

305

4096

512 सामान्य 34448 17097 120 48

301

टीप: · मागील सारणीतील डेटा ठराविक Libero SoC टूल सेटिंग्ज वापरून मिळवला होता. वेळेची मर्यादा 400 MHz वर सेट केली होती
· AXI4S इंटरफेस आणि नेटिव्ह इंटरफेस या दोहोंसाठी स्ट्रीमिंग आर्किटेक्चरचे डिव्हाइस युटिलायझेशन नंबर जवळजवळ समान आहेत
· Libero v12.4 वापरून वापर क्रमांक प्राप्त केले जातात, आणि नवीन आवर्तनांसह संभाव्य क्षेत्र आणि कार्यप्रदर्शन सुधारणा होऊ शकते.
· संश्लेषण सेटिंग्जमध्ये, रॉम घटक लॉजिकमध्ये मॅप केले जातात आणि हाय स्पीडसाठी रॅम ऑप्टिमायझेशन मॅप केले जाते
· वेळेनुसार चालणाऱ्या उच्च प्रयत्न मांडणीसाठी ठिकाण आणि मार्ग निश्चित केला होता
· PolarFire SoC कुटुंबासाठी FPGA संसाधने आणि कार्यप्रदर्शन डेटा PolarFire कुटुंबासारखाच आहे

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
पुनरावृत्ती इतिहास

8. पुनरावृत्ती इतिहास
पुनरावृत्ती इतिहास दस्तऐवजात लागू केलेल्या बदलांचे वर्णन करतो. सर्वात वर्तमान प्रकाशनापासून सुरू होणारे बदल पुनरावृत्तीद्वारे सूचीबद्ध केले जातात.
तक्ता 8-1. पुनरावृत्ती इतिहास

पुनरावृत्ती तारखेचे वर्णन

08/2022 दस्तऐवजाच्या पुनरावृत्ती C मध्ये, तक्ता 6-1, तक्ता 6-2, तक्ता 6-3, तक्ता 6-4, तक्ता 7-1, अद्यतनित केले.

आणि तक्ता 7-2.

07/2022 दस्तऐवजाच्या पुनरावृत्ती B मधील बदलांची यादी खालीलप्रमाणे आहे:

· अद्यतनित: 2 मध्ये तक्ता 2-2.1.2. बंदरे.

· अद्यतनित: 2 मध्ये तक्ता 4-2.2.2. बंदरे.

· अद्यतनित: 4.4. डिझाइन मर्यादा.

· काढला: "वेळ मर्यादा कॉन्फिगर करणे" विभाग.

07/2022 दस्तऐवजाच्या पुनरावृत्ती A मधील बदलांची यादी खालीलप्रमाणे आहे:

· दस्तऐवज मायक्रोचिप टेम्पलेटवर स्थलांतरित केले गेले.

· दस्तऐवज क्रमांक 50003348 वरून DS50200267A वर अद्यतनित केला गेला.

· खालील विभाग अपडेट केले आहेत:

वैशिष्ट्ये मध्ये तक्ता 1.

डिव्हाइस वापर आणि कार्यप्रदर्शन.

1 मध्ये तक्ता 2-1.4.4.2. अनस्केल्ड मोड इनपुट बिट रुंदी मर्यादा.

1 मध्ये आकृती 7-1.4.4.3. स्केल शेड्यूल प्रविष्ट करत आहे.

1 मध्ये तक्ता 3-1.4.4.3. स्केल शेड्यूल प्रविष्ट करत आहे.

2 मध्ये तक्ता 3-2.2.1. कॉन्फिगरेशन पॅरामीटर्स.

2 मध्ये तक्ता 4-2.2.2. बंदरे.

2 मध्ये तक्ता 2-2.1.2. बंदरे.

4 मध्ये आकृती 2-4.2. SmartDesign मध्ये CoreFFT कॉन्फिगर करणे.

· खालील विभाग जोडले आहेत: 1.4.3. प्रवाहित FFT आउटपुट डेटा शब्द क्रम. २.२.३. AXI2.2.3 स्ट्रीमिंग इंटरफेससाठी इनपुट/आउटपुट डेटा फ्रेम फॉरमॅट. ४.३. सिम्युलेशन फ्लो. ४.४. डिझाइन मर्यादा. ४.५. Libero SoC मध्ये संश्लेषण. ४.६. Libero SoC मध्ये ठिकाण-आणि-मार्ग.
· खालील विभाग काढले आहेत: "समर्थित आवृत्ती." "नैसर्गिक आउटपुट ऑर्डर."

—

PolarFire® SoC समर्थन जोडले.

—

"उत्पादन समर्थन": काढले.

—

CoreFFT v7.0 शी संबंधित अपडेट केलेले बदल.

—

CoreFFT v6.4 शी संबंधित अपडेट केलेले बदल.

—

CoreFFT v6.3 शी संबंधित अपडेट केलेले बदल.

—

सपोर्टेड फॅमिली (SAR 47942) शी संबंधित बदल अपडेट केले.

—

CoreFFT v6.1 शी संबंधित अपडेट केलेले बदल.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
पुनरावृत्ती इतिहास

………..पुनरावृत्ती तारीख चालू आहे

—

वर्णन
दस्तऐवजाच्या पुनरावृत्ती 3.0 मधील बदलांची यादी खालीलप्रमाणे आहे: · CoreFFT v6.0 शी संबंधित बदल अद्यतनित केले आहेत. · रिलीझ SmartFusion2 कुटुंबासाठी समर्थन जोडते (केवळ इन-प्लेस आर्किटेक्चर).
दस्तऐवजाच्या पुनरावृत्ती 2.0 मधील बदलांची यादी खालीलप्रमाणे आहे: · CoreFFT v5.0 शी संबंधित बदल अद्यतनित केले आहेत. · हे प्रकाशन विद्यमान इन-प्लेस CoreFFT v4.0 मध्ये नवीन आर्किटेक्चर जोडते. · नवीन आर्किटेक्चर स्ट्रीमिंग फॉरवर्ड आणि इनव्हर्स FFT ला समर्थन देते जे डेटाच्या हाय स्पीड प्रवाहाचे रूपांतर करते.
प्रारंभिक प्रकाशन.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
मायक्रोचिप FPGA समर्थन
मायक्रोचिप एफपीजीए उत्पादने समूह ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, ए यासह विविध समर्थन सेवांसह त्याच्या उत्पादनांचे समर्थन करतो webसाइट आणि जगभरातील विक्री कार्यालये. ग्राहकांना सपोर्टशी संपर्क साधण्यापूर्वी मायक्रोचिप ऑनलाइन संसाधनांना भेट देण्याची सूचना केली जाते कारण त्यांच्या प्रश्नांची उत्तरे आधीच दिली गेली असण्याची शक्यता आहे. च्या माध्यमातून तांत्रिक सहाय्य केंद्राशी संपर्क साधा webwww.microchip.com/support येथे साइट. FPGA डिव्हाइस भाग क्रमांकाचा उल्लेख करा, योग्य केस श्रेणी निवडा आणि डिझाइन अपलोड करा files तांत्रिक समर्थन केस तयार करताना. गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.
· उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा · उर्वरित जगातून, 650.318.4460 वर कॉल करा · फॅक्स, जगातील कोठूनही, 650.318.8044
मायक्रोचिप माहिती
मायक्रोचिप Webसाइट
मायक्रोचिप आमच्याद्वारे ऑनलाइन समर्थन प्रदान करते webwww.microchip.com/ वर साइट. या webसाइट तयार करण्यासाठी वापरली जाते files आणि ग्राहकांना सहज उपलब्ध असलेली माहिती. उपलब्ध असलेल्या काही सामग्रीमध्ये हे समाविष्ट आहे:
· उत्पादन समर्थन डेटा शीट आणि इरेटा, ऍप्लिकेशन नोट्स आणि एसample प्रोग्राम्स, डिझाइन संसाधने, वापरकर्त्याचे मार्गदर्शक आणि हार्डवेअर समर्थन दस्तऐवज, नवीनतम सॉफ्टवेअर प्रकाशन आणि संग्रहित सॉफ्टवेअर
· सामान्य तांत्रिक समर्थन वारंवार विचारले जाणारे प्रश्न (FAQ), तांत्रिक समर्थन विनंत्या, ऑनलाइन चर्चा गट, मायक्रोचिप डिझाइन भागीदार कार्यक्रम सदस्य सूची
· मायक्रोचिप उत्पादन निवडक आणि ऑर्डरिंग मार्गदर्शकांचा व्यवसाय, नवीनतम मायक्रोचिप प्रेस रिलीज, सेमिनार आणि कार्यक्रमांची सूची, मायक्रोचिप विक्री कार्यालयांची सूची, वितरक आणि कारखाना प्रतिनिधी
उत्पादन बदल सूचना सेवा
मायक्रोचिपची उत्पादन बदल सूचना सेवा ग्राहकांना मायक्रोचिप उत्पादनांवर अद्ययावत ठेवण्यास मदत करते. जेव्हा जेव्हा बदल, अद्यतने, पुनरावृत्ती किंवा विशिष्ट उत्पादन कुटुंबाशी संबंधित किंवा स्वारस्य असलेल्या विकास साधनाशी संबंधित त्रुटी असतील तेव्हा सदस्यांना ईमेल सूचना प्राप्त होईल. नोंदणी करण्यासाठी, www.microchip.com/pcn वर जा आणि नोंदणी सूचनांचे अनुसरण करा.
ग्राहक समर्थन
मायक्रोचिप उत्पादनांचे वापरकर्ते अनेक माध्यमांद्वारे सहाय्य प्राप्त करू शकतात: · वितरक किंवा प्रतिनिधी · स्थानिक विक्री कार्यालय · एम्बेडेड सोल्यूशन्स इंजिनियर (ईएसई) · तांत्रिक समर्थन
समर्थनासाठी ग्राहकांनी त्यांच्या वितरक, प्रतिनिधी किंवा ESE शी संपर्क साधावा. ग्राहकांच्या मदतीसाठी स्थानिक विक्री कार्यालये देखील उपलब्ध आहेत. या दस्तऐवजात विक्री कार्यालये आणि स्थानांची सूची समाविष्ट केली आहे. च्या माध्यमातून तांत्रिक सहाय्य उपलब्ध आहे webयेथे साइट: www.microchip.com/support
मायक्रोचिप डिव्हाइसेस कोड संरक्षण वैशिष्ट्य
मायक्रोचिप उत्पादनांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
· मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये असलेल्या वैशिष्ट्यांची पूर्तता करतात. · मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब कार्यान्वित असताना उद्दिष्ट पद्धतीने वापरले जाते तेव्हा सुरक्षित असते
तपशील आणि सामान्य परिस्थितीत. · मायक्रोचिप मूल्ये आणि आक्रमकपणे त्याच्या बौद्धिक संपदा अधिकारांचे संरक्षण करते. संहितेचा भंग करण्याचा प्रयत्न
मायक्रोचिप उत्पादनाची संरक्षण वैशिष्ट्ये कठोरपणे प्रतिबंधित आहेत आणि डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन करू शकतात. · मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत आहोत. कोड संरक्षण सतत विकसित होत आहे. मायक्रोचिप आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहे.
कायदेशीर सूचना
हे प्रकाशन आणि यातील माहिती केवळ मायक्रोचिप उत्पादनांसह वापरली जाऊ शकते, ज्यामध्ये तुमच्या अनुप्रयोगासह मायक्रोचिप उत्पादनांची रचना, चाचणी आणि एकत्रीकरण समाविष्ट आहे. या माहितीचा इतर कोणत्याही प्रकारे वापर या अटींचे उल्लंघन करते. डिव्‍हाइस अ‍ॅप्लिकेशन्सशी संबंधित माहिती केवळ तुमच्या सोयीसाठी प्रदान केली जाते आणि ती अपडेट्सद्वारे बदलली जाऊ शकते. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे. अतिरिक्त समर्थनासाठी तुमच्या स्थानिक मायक्रोचिप विक्री कार्यालयाशी संपर्क साधा किंवा www.microchip.com/en-us/support/ design-help/client-support-services येथे अतिरिक्त समर्थन मिळवा.
ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. MICROCHIP कोणत्याही प्रकारचे कोणतेही प्रतिनिधित्व किंवा हमी देत नाही मग ते व्यक्त किंवा निहित, लिखित किंवा मौखिक, वैधानिक किंवा अन्यथा, माहितीशी संबंधित परंतु मर्यादित नसलेले गैर-उल्लंघन, व्यापारीता आणि विशिष्ट हेतूसाठी योग्यता, किंवा त्याच्या स्थिती, गुणवत्ता किंवा कार्यप्रदर्शनाशी संबंधित हमी.
कोणत्याही अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक, किंवा परिणामी नुकसान, नुकसान, खर्च किंवा कोणत्याही प्रकारच्या खर्चासाठी मायक्रोचिप जबाबदार राहणार नाही, ज्याचा संबंध यूएसकेशी संबंधित असेल, जरी MICROCHIP ला संभाव्यतेचा सल्ला दिला गेला असेल किंवा नुकसान शक्य असेल. कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहितीशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची संपूर्ण उत्तरदायित्व किंवा तिचा वापर, जर तुम्हाला काही असेल तर, शुल्काच्या रकमेपेक्षा जास्त होणार नाही. माहितीसाठी मायक्रोचिप.
लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.
ट्रेडमार्क
मायक्रोचिपचे नाव आणि लोगो, मायक्रोचिप लोगो, Adaptec, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, MACHLX, MAXLEX, लिंक MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip डिझायनर, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SST, Logo Logo , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron आणि XMEGA हे यूएसए आणि इतर देशांमध्ये मायक्रोचिप टेक्नॉलॉजी इनकॉर्पोरेटेडचे नोंदणीकृत ट्रेडमार्क आहेत.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus Smart Logo, Quii, Qui, XNUMX. SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime आणि ZL हे यूएसए मध्ये समाविष्ट असलेल्या मायक्रोचिप तंत्रज्ञानाचे नोंदणीकृत ट्रेडमार्क आहेत.
संलग्न की सप्रेशन, AKS, analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoAuthentication, CryptoAutomotive, CryptoCDP,Companet,CyptoMeds , डायनॅमिक सरासरी जुळणी , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralling, IntelliMOS, Inter-chip Connectivity, JitterBlocker, Knob-on-Display, KoDmaxry, KoD,View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, सर्वज्ञ कोड जनरेशन, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, RIPLEX, RIPREX , RTG4, SAM-

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-I.S., storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VeriBYSPHY, VeriBYSPHYense ViewSpan, WiperLock, XpressConnect आणि ZENA हे यू.एस.ए. आणि इतर देशांमध्ये अंतर्भूत मायक्रोचिप तंत्रज्ञानाचे ट्रेडमार्क आहेत. SQTP हे यू.एस.ए. मध्ये अंतर्भूत केलेल्या मायक्रोचिप टेक्नॉलॉजीचे सर्व्हिस मार्क आहे. अॅडाप्टेक लोगो, फ्रिक्वेन्सी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नॉलॉजी आणि सिम्मकॉम हे मायक्रोचिप टेक्नॉलॉजी इंक.चे इतर देशांमध्ये नोंदणीकृत ट्रेडमार्क आहेत. GestIC हा मायक्रोचिप टेक्नॉलॉजी जर्मनी II GmbH & Co. KG चा नोंदणीकृत ट्रेडमार्क आहे, जो इतर देशांतील Microchip Technology Inc. ची उपकंपनी आहे. येथे नमूद केलेले इतर सर्व ट्रेडमार्क त्यांच्या संबंधित कंपन्यांची मालमत्ता आहेत. © 2022, Microchip Technology Incorporated आणि त्याच्या उपकंपन्या. सर्व हक्क राखीव. ISBN: 978-1-6683-1058-8
गुणवत्ता व्यवस्थापन प्रणाली
मायक्रोचिपच्या क्वालिटी मॅनेजमेंट सिस्टम्सच्या माहितीसाठी, कृपया www.microchip.com/quality ला भेट द्या.

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

अमेरिका
कॉर्पोरेट ऑफिस 2355 वेस्ट चांडलर Blvd. चांडलर, AZ 85224-6199 दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० तांत्रिक समर्थन: www.microchip.com/support Web पत्ता: www.microchip.com Atlanta Duluth, GA दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० ऑस्टिन, TX दूरध्वनी: ५७४-५३७-८९०० बोस्टन वेस्टबरो, MA दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० शिकागो इटास्का, IL दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० डॅलस एडिसन, TX दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० डेट्रॉइट नोवी, MI दूरध्वनी: ५७४-५३७-८९०० ह्यूस्टन, TX दूरध्वनी: ५७४-५३७-८९०० इंडियानापोलिस नोबल्सविले, IN दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० लॉस एंजेलिस मिशन व्हिएजो, CA दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० Raleigh, NC दूरध्वनी: ५७४-५३७-८९०० न्यूयॉर्क, NY दूरध्वनी: ५७४-५३७-८९०० सॅन जोस, CA दूरध्वनी: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० कॅनडा - टोरोंटो दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९००

जगभरातील विक्री आणि सेवा

आशिया/पॅसिफिक
ऑस्ट्रेलिया – सिडनी दूरध्वनी: 61-2-9868-6733 चीन – बीजिंग दूरध्वनी: 86-10-8569-7000 चीन – चेंगदू दूरध्वनी: 86-28-8665-5511 चीन – चोंगकिंग दूरध्वनी: 86-23-8980-9588 चीन – Dongguan Tel: 86-769-8702-9880 चीन – Guangzhou Tel: 86-20-8755-8029 चीन – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943 China – Naning Tel : 5100-86-25-8473 चीन – किंगदाओ दूरध्वनी: 2460-86-532-8502 चीन – शांघाय दूरध्वनी: 7355-86-21-3326 चीन – शेनयांग दूरध्वनी: 8000-86-24-2334 चीन – शेन्झेन T2829 -86-755-8864 चीन - सुझौ दूरध्वनी: 2200-86-186-6233 चीन - वुहान दूरध्वनी: 1526-86-27-5980 चीन - Xian दूरध्वनी: 5300-86-29-8833 चीन - Xiamen दूरध्वनी: 7252-86 -२३८८१३८ चीन – झुहाई दूरध्वनी: ८६-७५६-३२१००४०

आशिया/पॅसिफिक
भारत – बंगलोर दूरध्वनी: 91-80-3090-4444 भारत – नवी दिल्ली दूरध्वनी: 91-11-4160-8631 भारत – पुणे दूरध्वनी: 91-20-4121-0141 जपान – ओसाका दूरध्वनी: 81-6-6152-7160 जपान – टोकियो दूरध्वनी: 81-3-6880- 3770 कोरिया – डेगू दूरध्वनी: 82-53-744-4301 कोरिया – सोल दूरध्वनी: 82-2-554-7200 मलेशिया – क्वालालंपूर दूरध्वनी: 60-3-7651-7906 मलेशिया – पेनांग दूरध्वनी: 60-4-227-8870 फिलीपिन्स – मनिला दूरध्वनी: 63-2-634-9065 सिंगापूर दूरध्वनी: 65-6334-8870 तैवान - हसिन चू दूरध्वनी: 886-3-577-8366 तैवान - काओसिंग-886 7-213-7830 तैवान – तैपेई दूरध्वनी: 886-2-2508-8600 थायलंड – बँकॉक दूरध्वनी: 66-2-694-1351 व्हिएतनाम – हो ची मिन्ह दूरध्वनी: 84-28-5448-2100

युरोप
ऑस्ट्रिया – वेल्स दूरध्वनी: ४३-७२४२-२२४४-३९ फॅक्स: ४३-७२४२-२२४४-३९३ डेन्मार्क – कोपनहेगन दूरध्वनी: ४५-४४८५-५९१० फॅक्स: ४५-४४८५-२८२९ फिनलँड – एस्पू दूरध्वनी: ४२८-४५८ फ्रान्स – पॅरिस दूरध्वनी: 43-7242-2244-39-43-7242 फॅक्स: 2244-393-45-4485-5910-45 जर्मनी – गार्चिंग दूरध्वनी: 4485-2829-358 जर्मनी – हान दूरध्वनी: 9-4520-820 जर्मनी – हेल्ब्रॉन दूरध्वनी: 33-1-69 जर्मनी – कार्लस्रुहे दूरध्वनी: 53-63-20 जर्मनी – म्युनिक दूरध्वनी: 33-1-69-30-90 फॅक्स: 79-49-8931-9700-49 जर्मनी – T Rosenheim -2129-3766400-49 इस्रायल – रानाना दूरध्वनी: 7131-72400-49-721 इटली – मिलान दूरध्वनी: 625370-49-89 फॅक्स: 627-144-0 इटली – पडोवा दूरध्वनी: 49-89-Dr. दूरध्वनी: 627-144-44 फॅक्स: 49-8031-354 नॉर्वे – ट्रॉन्डहाइम दूरध्वनी: 560-972 पोलंड – वॉर्सा दूरध्वनी: 9-744-7705 रोमानिया – बुखारेस्ट दूरध्वनी: 39-0331-742611-39-0331 स्पा : 466781-39-049-7625286-31 फॅक्स: 416-690399-31-416-690340 स्वीडन – गोथेनबर्ग दूरध्वनी: 47-72884388-48-22-3325737 स्वीडन – स्टॉकहोम दूरध्वनी: 40-21-407-87 यूके – वोकिंगहॅम दूरध्वनी: 50-34-91-708 फॅक्स: 08-90-34-91

वापरकर्ता मार्गदर्शक

DS50003348C-पृष्ठ १

कागदपत्रे / संसाधने

MICROCHIP v8.0 CoreFFT फूरियर ट्रान्सफॉर्म [pdf] वापरकर्ता मार्गदर्शक
v8.0 CoreFFT फूरियर ट्रान्सफॉर्म, v8.0 CoreFFT, फूरियर ट्रान्सफॉर्म, ट्रान्सफॉर्म

संदर्भ

वापरकर्ता मॅन्युअल

v8.0 CoreFFT फूरियर ट्रान्सफॉर्म

CoreFFT v8.0

तपशील

उत्पादन वापर सूचना

इन-प्लेस FFT

FFT प्रवाहित करणे

वारंवार विचारले जाणारे प्रश्न

प्रश्न: कोणते परिवर्तन आकार समर्थित आहेत?

प्रश्न: इनपुट डेटा स्वरूप काय आहे?

प्रश्न: कोअरएफएफटी फॉरवर्ड आणि इन्व्हर्स एफएफटीला सपोर्ट करते का?
ऑपरेशन्स?

कागदपत्रे / संसाधने

संदर्भ

एक टिप्पणी द्या

उत्तर रद्द करा

v8.0 CoreFFT फूरियर ट्रान्सफॉर्म

CoreFFT v8.0

तपशील

उत्पादन वापर सूचना

इन-प्लेस FFT

FFT प्रवाहित करणे

वारंवार विचारले जाणारे प्रश्न

प्रश्न: कोणते परिवर्तन आकार समर्थित आहेत?

प्रश्न: इनपुट डेटा स्वरूप काय आहे?

प्रश्न: कोअरएफएफटी फॉरवर्ड आणि इन्व्हर्स एफएफटीला सपोर्ट करते का? ऑपरेशन्स?

कागदपत्रे / संसाधने

संदर्भ

संबंधित पोस्ट

एक टिप्पणी द्या

उत्तर रद्द करा

प्रश्न: कोअरएफएफटी फॉरवर्ड आणि इन्व्हर्स एफएफटीला सपोर्ट करते का?
ऑपरेशन्स?