सामग्री लपवा
1 मायक्रोचिप LAN8814 हार्डवेअर डिझाइन चेकलिस्ट
2 परिचय
3 सामान्य विचार
4 पॉवर
5 ट्विस्टेड पेअर मीडिया इंटरफेस
6 QSGMII/Q-USGMII MAC इंटरफेस
7 डिव्हाइस घड्याळे
8 मीडिया पुनर्प्राप्त केलेले घड्याळ आउटपुट
9 1588 समर्थन
10 डिजिटल इंटरफेस आणि I/O
11 विविध
12 हार्डवेअर चेकलिस्ट सारांश
13 पुनरावृत्ती इतिहास
14 ग्राहक समर्थन
15 जगभरातील विक्री आणि सेवा
16 कागदपत्रे / संसाधने
16.1 संदर्भ
17 संबंधित पोस्ट

मायक्रोचिप-लोगो

मायक्रोचिप LAN8814 हार्डवेअर डिझाइन चेकलिस्ट

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-उत्पादन

परिचय

हा दस्तऐवज मायक्रोचिप LAN8814 उत्पादन कुटुंबासाठी हार्डवेअर डिझाइन चेकलिस्ट प्रदान करतो. ग्राहक-टोमर्सना फर्स्ट-पास डिझाइन यश मिळवण्यात मदत करणे हे आहे. नवीन डिझाइनमध्ये LAN8814 वापरताना या चेकलिस्ट आयटमचे पालन केले पाहिजे. या आयटमचा सारांश विभाग 11.0, “हार्डवेअर चेकलिस्ट सारांश” मध्ये प्रदान केला आहे. या विषयांवरील तपशीलवार माहिती संबंधित विभागांमध्ये आढळू शकते:

  • विभाग 2.0, “सामान्य विचार”
  • कलम 3.0, “शक्ती”
  • विभाग 4.0, “ट्विस्टेड पेअर मीडिया इंटरफेस”
  • विभाग 5.0, “QSGMII/Q-USGMII MAC इंटरफेस”
  • विभाग 6.0, “डिव्हाइस घड्याळे”
  • विभाग 7.0, “मीडिया पुनर्प्राप्त घड्याळ आउटपुट”
  • कलम 8.0, “1588 समर्थन”
  • विभाग 9.0, “डिजिटल इंटरफेस आणि I/O”
  • विभाग 10.0, “विविध”

सामान्य विचार

आवश्यक संदर्भ
LAN8814 अंमलबजावणी करणाऱ्याकडे खालील कागदपत्रे असावीत:

  • LAN8814 4-पोर्ट गिगाबिट इथरनेट ट्रान्सीव्हर QSGMII/Q-USGMII, IEEE 1588, SyncE आणि TSN सपोर्ट डेटा शीटसह
  • LAN8814 EVB दस्तऐवज, स्कीमॅटिक्स, PCB सह file, BOM, इ. येथे www.microcip.com.

पिन चेक
डेटा शीटच्या विरूद्ध भागाचा पिनआउट तपासा. सर्व पिन डेटा शीटशी जुळतात आणि त्रुटी तपासण्यासाठी इनपुट, आउटपुट किंवा द्विदिश म्हणून कॉन्फिगर केले असल्याची खात्री करा.

ग्राउंड

  • सिस्टीम ग्राउंड म्हणून एकच ग्राउंड संदर्भ सर्व ग्राउंड पिनसाठी वापरला जातो. कमी-प्रतिबाधा ग्राउंड मार्ग आणि सर्व सिग्नलसाठी सतत ग्राउंड संदर्भ सुनिश्चित करण्यासाठी एक सतत ग्राउंड प्लेन वापरा.
  • उत्तम EMI आणि ESD साठी चुंबकीय आणि RJ45 कनेक्टर यांच्यामध्ये चेसिस ग्राउंड आवश्यक आहे.

पॉवर

तक्ता 3-1 LAN8814 साठी वीज पुरवठा पिन दर्शविते.

नाव पिन वर्णन टिप्पण्या
+2.5/3.3V

अॅनालॉग I/O वीज पुरवठा

 VDDAH 4

VDDAH_P[3:0] ११३, १००, २४,

11

VDDAH_SERDES 49, 51

VDDAH_PLL_PTP 65

VDDAH_ABPVT 66

 +2.5/3.3V अॅनालॉग I/O वीज पुरवठा शक्ती
+2.5/3.3V

अॅनालॉग वीज पुरवठा

 VDD33REF 3 +2.5/3.3V एनालॉग वीज पुरवठा शक्ती
+1.1V अॅनालॉग पॉवर सप्लाय VDDAL_ADC_A_P[3:0] 109, 96, 20, 7 VDDAL_ADC_B_P[3:0] 110, 97, 21, 8 VDDAL_ADC_C_P[3:0] 116, 103, 27, 14 VD_3, 0 VD_117, VD_104, २८ , १५

VDDAL_PLL 1

VDDAL_SERDES 43

VDDTXL_SERDES 46

VDDAL_CK125 41, 121

 +1.1V एनालॉग वीज पुरवठा शक्ती
+3.3/2.5/1.8V

व्हेरिएबल I/O पॉवर सप्लाय इनपुट

 व्हीडीडीआयओ ५३, ५९, ६४, ७१, ७६, ८७,

93

VDDIO_1 34

 +3.3/2.5/1.8V व्हेरिएबल I/O डिजिटल पॉवर सप्लाय इनपुट शक्ती
+1.1V डिजिटल

कोर पॉवर सप्लाय इनपुट

 व्हीडीडीकोर ३९, ५४, ६३, ८१,

124

 +1.1V डिजिटल कोर पॉवर सप्लाय इनपुट शक्ती
पॅडल ग्राउंड P_VSS सार्वजनिक मैदान. हे उघडलेले पॅडल ग्राउंड प्लेनशी वायअ‍ॅरेने जोडलेले असणे आवश्यक आहे. GND
ग्राउंड VSS_CK125 40, 120 ग्राउंड GND

वर्तमान आवश्यकता

  • याची खात्री करा की व्हॉल्यूमtage रेग्युलेटर आणि पॉवर डिस्ट्रिब्युशन हे डिव्‍हाइस डेटा शीटच्‍या पॉवर कंझप्शन सेक्शनमध्‍ये प्रत्‍येक पॉवर रेलसाठी निर्दिष्ट करण्‍याच्‍या सध्‍या आवश्‍यकतेला पुरेशा प्रमाणात समर्थन देण्‍यासाठी डिझाइन केले आहेत. (वेगवेगळ्या सिस्टम कॉन्फिगरेशनसाठी LAN8814 डेटा शीट पहा.)
  • LAN8814 डेटा शीटच्या ऑपरेशनल वैशिष्ट्ये विभागात विविध ऑपरेटिंग व्हॉल्यूममध्ये ऑपरेशनच्या विविध मोड दरम्यान मोजल्यानुसार डिव्हाइसच्या वीज वापराचा तपशील असतो.tages तापमान, पुरवठा व्हॉल्यूममुळे पॉवर डिसिपेशनवर परिणाम होतोtage, आणि बाह्य स्रोत/सिंक आवश्यकता.
  • सर्व वाईट-केस मोजमाप +6% वीज पुरवठा आणि +125°C केस तापमानावर घेतले गेले. LAN6 डेटा शीटमधील तक्ता 4-6, तक्ता 5-6 आणि तक्ता 6-8814 चा संदर्भ घ्या.
  • सामान्य ऑपरेशनसाठी LAN6 डेटा शीटमध्ये वीज वापर डेटा टेबल 1-6, टेबल 2-6, आणि टेबल 3-8814 मध्ये विभागलेला आहे आणि टेबल 6-4, टेबल 6-5, आणि टेबल 6-6 मध्ये LAN8814 डेटा शीटमध्ये विभागलेला आहे. सर्वात वाईट-केस ऑपरेशनसाठी (VDDCore, VDDAL_x, आणि VDDIO_x म्हणून सूचीबद्ध).
  • चार-पोर्ट ऑपरेशन:
    • चार पोर्ट (1.17V, 3.5V, आणि 3.5V) वीज वापर
    • चार पोर्ट (1.17V, 2.65V, आणि 2.65V) वीज वापर
    • चार पोर्ट (1.17V, 2.65V, आणि 1.91V) वीज वापर

वीज पुरवठा विमाने
LAN8814 विद्यमान 1.1V किंवा 2.5V स्त्रोताकडून 3.3V पुरवठा जनरेट करताना बाह्य P-चॅनेल MOSFET सह वापरण्यासाठी पर्यायी LDO कंट्रोलर समाकलित करते. LDO कंट्रोलर आणि MOSFET वापरणे आवश्यक नाही. बाह्य 1.1V पुरवठा वैकल्पिकरित्या वापरला जाऊ शकतो.

MOSFET निवड

  • सर्वात महत्वाचे किमान पीसीबी डिझाइन आणि लेआउट आवश्यकता किंवा MOSFET निवडीसाठी विचारात घ्या:
    • पी-चॅनेल
    • 500 एमए सतत चालू
    • 3.3V किंवा 2.5V स्त्रोत – इनपुट व्हॉल्यूमtage
    • 1.1V ड्रेन - आउटपुट व्हॉल्यूमtage
  • MOSFET साठी VGS सतत चालू असलेल्या संतृप्त प्रदेशात कार्यरत असणे आवश्यक आहे आणि थ्रेश-जुल्ड व्हॉल्यूमच्या दिशेने नाहीtagई MOSFET, VGS(th) च्या कट ऑफ क्षेत्रासाठी.
  • योग्य LDO ऑपरेशनसाठी 220V आणि ग्राउंड दरम्यान 1.1 μF इलेक्ट्रोलाइटिक कॅपेसिटर आवश्यक आहे.

LDO अक्षम
एलडीओ कंट्रोलर डीफॉल्टनुसार सक्षम आहे. हे अंतर्गत नोंदणी सेटिंग्जद्वारे वैकल्पिकरित्या अक्षम केले जाऊ शकते. LDO अक्षम असल्यास 1.1V चा बाह्य स्रोत आवश्यक आहे.

पॉवर सर्किट कनेक्शन आणि अॅनालॉग पॉवर प्लेन फिल्टरिंग

  • आकृती 3-1 चा संदर्भ घ्या, जे LAN8814 साठी पॉवर आणि ग्राउंड कनेक्शन दर्शविते.
  • 1.1 V पॉवर रेल ऐच्छिक नाही. तथापि, वापरकर्त्याकडे 2.5V किंवा 3.3V पॉवर रेल निवडण्याचा पर्याय आहे. फिल्टर केलेले अॅनालॉग 1.1V आणि 2.5V किंवा 3.3V पुरवठा पॅकेज किंवा PCB स्तरावरील इतर कोणत्याही डिजिटल पुरवठ्यासाठी कमी केले जाऊ नये.
  • सर्वात महत्वाचे पीसीबी डिझाइन आणि लेआउट विचार खालीलप्रमाणे आहेत:
    • रिटर्न प्लेन पॉवर प्लेनला लागून असल्याची खात्री करा (मध्यभागी सिग्नल लेयरशिवाय).
    • व्हॉल्यूमसाठी एकच विमान वापरले जात असल्याची खात्री कराtagवैयक्तिक व्हॉल्यूमसाठी स्प्लिट्ससह e संदर्भtagत्या विमानात ई रेल. पॉवर प्लेनवरील प्रत्येक पॉवर स्प्लिटचे क्षेत्रफळ जास्तीत जास्त वाढवण्याचा प्रयत्न कराtagई रेल्वे आणि परतीचे विमान.
    • 1 औंस कॉपर क्लेडिंग वापरून उपकरणातून उष्णता कार्यक्षमतेने दूर करताना प्रतिरोधक ड्रॉप कमी करा.
  • फक्त एक नियुक्त पॉवर प्लेन असलेल्या फोर-लेयर पीसीबीने रॅन-डॉम सिस्टम इव्हेंट्स, जसे की CRC त्रुटी टाळण्यासाठी योग्य डिझाइन तंत्रांचे पालन केले पाहिजे. प्रत्येक पॉवर सप्लायला योग्यरित्या स्थित लोकल डीकपलिंगसह डिव्हाइसच्या पिनला पॉवर देण्यासाठी शक्य तितक्या कमी प्रतिरोधक ड्रॉपची आवश्यकता असते.
  • जेव्हा शक्य असेल तेव्हा मालिका इंडक्टर फिल्टरवर फेराइट मणी वापरल्या पाहिजेत, विशेषतः उच्च-घनता किंवा उच्च-शक्तीच्या उपकरणांसाठी.
    • प्रत्येक एनालॉग पुरवठ्याला उर्वरित बोर्डपासून वेगळे करण्यासाठी फेराइट मणी वापरणे आवश्यक आहे. मणी मोठ्या प्रमाणात डिकपलिंग कॅपेसिटर आणि स्थानिक डीकपलिंग कॅपेसिटर यांच्यामध्ये मालिकेत ठेवली पाहिजे.
    • कारण सर्व PCB डिझाईन्स अद्वितीय नॉइज कपलिंग वर्तन देतात, प्रत्येक डिझाईनसाठी सर्व फेराइट मणी किंवा डिकपलिंग कॅपेसिटर आवश्यक नसतात. सिस्टीमच्या कार्यक्षमतेचे सखोल मूल्यमापन पूर्ण झाल्यावर सिस्टीम डिझायनर्सनी फेराइट मणी 0Ω रेझिस्टरसह बदलण्याचा पर्याय प्रदान करण्याची शिफारस केली जाते.

वीज पुरवठा कनेक्शन आणि स्थानिक फिल्टरिंग

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-1

बल्क डिकपलिंग कॅपेसिटर

  • बल्क डिकपलिंग कॅपेसिटर बोर्डवर कोणत्याही सोयीस्कर स्थानावर ठेवता येतात. स्थानिक डीकपलिंग कॅपेसिटर X5R किंवा X7R सिरेमिक असावेत आणि प्रत्येक LAN8814 पॉवर पिनच्या शक्य तितक्या जवळ ठेवावे.
  • वीज पुरवठ्याच्या प्रत्येक पॉवर रेलमध्ये बल्क कॅपेसिटर (4.7 µF ते 22 µF) समाविष्ट केले असल्याची खात्री करा.

ट्विस्टेड पेअर मीडिया इंटरफेस

10/100/1000 Mbps इंटरफेस कनेक्शन
LAN8814 मध्ये पोर्ट 0, पोर्ट 3, पोर्ट 1 आणि पोर्ट 2 साठी PHY 3 ते PHY 4 पर्यंत चार GPHY पोर्ट आहेत. तपशीलवार पिन क्रमांक PHY 0 ते PHY 3 अनुक्रम आणि वर्णन खालीलप्रमाणे:

  • TX_RXP_A_[0:3] (पिन 5, 18, 94, 107): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या जोडी A पासून ट्रान्समिट/प्राप्त सकारात्मक (+) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXN_A_[0:3] (पिन 6, 19, 95, 108): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या जोडी A पासून प्रसारित/प्राप्त ऋण (–) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकीयांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXP_B_[0:3] (पिन 9, 22, 98, 111): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या जोडी B पासून ट्रान्समिट/प्राप्त सकारात्मक (+) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXN_B_[0:3] (पिन 10, 23, 99, 112): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या जोडी B पासून ट्रान्समिट/प्राप्त ऋण (–) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXP_C_[0:3] (पिन 12, 25, 101, 114): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या पेअर C पासून ट्रान्समिट/रिसीव्ह पॉझिटिव्ह (+) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXN_C_[0:3] (पिन 13, 26, 102, 115): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या पेअर C पासून ट्रान्समिट/प्राप्त ऋण (–) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXP_D_[0:3] (पिन 16, 29, 105, 118): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या पेअर D पासून ट्रान्समिट/प्राप्त सकारात्मक (+) कनेक्शन आहेत. हे पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.
  • TX_RXN_D_[0:3] (पिन 17, 30, 106, 119): हे पिन अंतर्गत PHY 0 ते PHY 3 च्या जोडी D पासून ट्रान्समिट/रिसीव्ह पॉझिटिव्ह (+) कनेक्शन आहेत. या पिन 10/100/1000 चुंबकांशी जोडतात. कोणतेही बाह्य टर्मिनेटर आणि पूर्वाग्रह आवश्यक नाही.

चुंबकीय कनेक्शन आणि RJ45 कनेक्शन

  • पेअर ए चॅनेलसाठी LAN8814 बाजूला सेंटर टॅप कनेक्शन फक्त 0.1 µF कॅपेसिटर GND ला जोडते. पक्षपात आवश्यक नाही.
  • पेअर बी चॅनेलसाठी LAN8814 बाजूला केंद्र टॅप कनेक्शन केवळ 0.1 µF कॅपेसिटर GND ला जोडते. कोणताही पूर्वग्रह आवश्यक नाही.
  • पेअर सी चॅनेलसाठी LAN8814 बाजूला केंद्र टॅप कनेक्शन केवळ 0.1 µF कॅपेसिटर GND ला जोडते. पक्षपात आवश्यक नाही.
  • पेअर डी चॅनेलसाठी LAN8814 बाजूचे सेंटर टॅप कनेक्शन फक्त 0.1 µF कॅपेसिटर GND ला जोडते. पक्षपात आवश्यक नाही.
  • चारही जोड्यांचे चुंबकीय केंद्राचे नळ जमिनीवर वेगळ्या 0.1 µF कॅपेसिटरसह वेगळे करण्याची शिफारस केली जाते. कारण कॉमन-मोड व्हॉल्यूम आहेtage जोड्यांमध्ये भिन्न असू शकतात, विशेषतः 10/100 ऑपरेशनसाठी. (जोड्या A आणि B सक्रिय आहेत, तर जोड्या C आणि D निष्क्रिय आहेत.) तथापि, गॅंडेड सेंटर टॅपसह एकात्मिक कनेक्टर चुंबकीयांसाठी, या अॅनालॉग फ्रंट-एंड मर्यादा संबोधित करण्यासाठी एक वर्कअराउंड स्क्रिप्ट सॉफ्ट-वेअरमध्ये उपलब्ध आहे. LAN8814 इरेटा पहा.
  • केबल बाजूला (RJ45 बाजूला) प्रत्येक जोडीसाठी (A, B, C, आणि D) केंद्र टॅप कनेक्शन 75Ω रेझिस्टरसह सामान्य 1000 pF, 2 kV कॅपेसिटरद्वारे चेसिस ग्राउंडवर समाप्त केले जावे.
  • प्रत्येक PHY साठी फक्त एक 1000 pF, चेसिस ग्राउंडवर 2 kV कॅपेसिटर आवश्यक आहे. हे पेअर ए, पेअर बी, पेअर सी आणि पेअर डी सेंटर टॅपद्वारे शेअर केले जाते.
  • चेसिस ग्राउंड आणि सिस्टम ग्राउंड दरम्यान जोडण्यासाठी फक्त एक 1000 pF, 2 kV कॅपेसिटर किंवा फेराइट मणी आवश्यक आहे. हे पोर्ट 0, पोर्ट 1, पोर्ट 2 आणि पोर्ट 3 साठी PHY 1, PHY 2, PHY 3 आणि PHY 4 द्वारे सामायिक केले आहे.
  • RJ45 शील्ड चेसिस ग्राउंडशी जोडली पाहिजे. यामध्ये एकात्मिक चुंबकीय किंवा त्याशिवाय RJ45 कनेक्टर समाविष्ट आहेत. चेसिस ग्राउंड सिस्टम ग्राउंडवरून कसे तयार केले जावे याच्या मार्गदर्शनासाठी विभाग 4.3, “PCB लेआउट विचार” पहा.

पीसीबी लेआउट विचार

  • MDI इंटरफेस ट्रेसच्या सर्व विभेदक जोड्यांमध्ये GND समतल 100Ω चे वैशिष्ट्यपूर्ण प्रतिबाधा असणे आवश्यक आहे. परतावा हानी कमी करण्यासाठी ही कठोर आवश्यकता आहे. ही आवश्यकता PCB डिझायनर आणि FAB घरावर ठेवली आहे.
  • EMI आणि क्रॉसस्टॉक कमी करण्यासाठी प्रत्येक MDI जोडी समांतरपणे शक्य तितक्या जवळ ठेवली पाहिजे. ए, बी, सी आणि डी जोड्यांचे प्रत्येक पोर्ट लांबीमध्ये जुळले पाहिजे जेणेकरून विलंब जुळत नाही ज्यामुळे सामान्य-मोड आवाज होऊ शकतो.
  • तद्वतच, सिग्नल मार्गांवर क्रॉसओव्हर किंवा मार्गे नसावेत.
  • चेसिस ग्राउंड आणि सिस्टम ग्राउंड दरम्यान जोडण्यासाठी 1000 pF, 2 kV कॅपेसिटर किंवा फेराइट मणी समाविष्ट करा. हे वेगवेगळ्या ग्राउंडिंग पर्यायांसाठी EMI चाचणीमध्ये काही लवचिकतेला अनुमती देते जर फूटप्रिंट उघडे ठेवल्यास दोन ग्राउंड वेगळे केले जातात. सर्वोत्तम कामगिरीसाठी, फेराइट मणी किंवा कॅपेसिटरसह मैदान लहान करा. वापरकर्त्यांना उत्तम ESD साठी PCB लेआउट प्लेसमेंटमध्ये LAN8814 डिव्हाइस किंवा इतर संवेदनशील उपकरणांपासून कॅपेसिटर किंवा फेराइट मणी खूप दूर ठेवणे आवश्यक आहे.

इथरनेट मीडिया इंटरफेस
आकृती 4-1 डिव्हाइस इथरनेट मीडिया इंटरफेस कनेक्शनचे वर्णन करते. लक्षात घ्या की हे उपकरण एकात्मिक कनेक्ट-टोर मॅग्नेटिक्सला गॅंडेड सेंटर टॅपसह समर्थन देते.

इथरनेट मीडिया इंटरफेस कनेक्शन

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-2

QSGMII/Q-USGMII MAC इंटरफेस

  • LAN8814 डिव्हाइस QSGMII/Q-USGMII MAC इंटरफेसला नेटवर्क डेटाचे चार पोर्ट आणि 10/100/1000 Mbps च्या पोर्ट स्पीड पोहोचवण्यासाठी समर्थन देते.
  • QSGMII MAC इंटरफेसचे तपशीलवार पिन क्रमांक आणि पिन वर्णन खालील उपविभागांमध्ये वर्णन केले आहे. आकृती 5-1 डिव्हाइस QSGMII/Q-USGMII MAC इंटरफेस कनेक्शन दर्शवते.

QSGMII/Q-USGMII पिन आणि कनेक्शन
LAN8814 QSGMII/Q-USGMII MAC इंटरफेसला PHY 0 ते PHY 3 पर्यंत चार GPHY पोर्ट पोहोचवण्यास समर्थन देते. QSGMII MAC इंटरफेसवरील तपशीलवार पिन क्रमांक आणि वर्णन खालीलप्रमाणे आहेत:

  • QSGMII_TXP (पिन 47): हा पिन QSGMII/Q-USGMII ट्रान्समीटर आउटपुट पॉझिटिव्हसाठी विभेदक जोडीसाठी ट्रान्समिट पॉझिटिव्ह (+) सिग्नल कनेक्शन आहे.
  • QSGMII_TXN (पिन ४५): हा पिन QSGMII/Q-USGMII ट्रान्समीटर आउटपुट निगेटिव्हसाठी विभेदक जोडीसाठी ट्रान्समिट नकारात्मक (–) सिग्नल कनेक्शन आहे.
  • QSGMII_RXP (पिन 42): हा पिन QSGMII/Q-USGMII ट्रान्समीटर इनपुट पॉझिटिव्हसाठी विभेदक जोडीसाठी प्राप्त सकारात्मक (+) सिग्नल कनेक्शन आहे.
  • QSGMII_RXN (पिन 44): हा पिन QSGMII/Q-USGMII ट्रान्समीटर इनपुट निगेटिव्हसाठी विभेदक जोडीसाठी प्राप्त ऋण (–) सिग्नल कनेक्शन आहे.
  • REF_PAD_CLK_P (पिन ५०): हे QSGMII/Q-USGMII बाह्य संदर्भ घड्याळ इनपुट पॉझिटिव्ह साठी विभेदक जोडीचे सकारात्मक (+) सिग्नल कनेक्शन आहे.
  • REF_PAD_CLK_M (पिन 48): हे QSGMII/Q-USGMII बाह्य संदर्भ घड्याळ इनपुट निगेटिव्हसाठी विभेदक जोडीचे ऋण (–) सिग्नल कनेक्शन आहे.

क्यूएसजीएमआयआय मॅक
LAN8814 डिव्हाइस QSGMII MAC ला चार पोर्ट नेटवर्क डेटा आणि पोर्ट स्पीड 10/100/ 1000 Mbps पर्यंत पोहोचवण्यासाठी समर्थन देते. जर QSGMII MAC जो LAN8814 या कार्यक्षमतेला सपोर्ट करण्यासाठी कनेक्ट करत असेल तो QSGMII MAC मोडसाठी डिव्हाइस कॉन्फिगर करत असेल, तर रजिस्टर 19G, बिट्स 15:14 = 01 सेट करा. शिवाय, इच्छेनुसार रजिस्टर 18G सेट करा.

QSGMII MAC इंटरफेस कनेक्शन

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-3

QSGMII MAC डिझाइन नियम

  • चिप-टू-चिप ऍप्लिकेशन्ससाठी 0.1 µF कॅपेसिटरसह AC कपलिंग वापरा. कॅपेसिटर सिग्नलच्या प्राप्त टोकावर ठेवा.
  • ट्रेस 50Ω (100Ω डिफरेंशियल) नियंत्रित प्रतिबाधा ट्रान्समिशन लाइन (मायक्रोस्ट्रिप किंवा स्ट्रिप-लाइन) म्हणून रूट केले जावे.
  • तिरकस कमी करण्यासाठी प्रत्येक विभेदक जोडीवर ट्रेस समान लांबीचे (10 मिलीच्या आत) असावेत.
  • प्रतिबाधा जुळण्यासाठी आणि आवाज कमी करण्यासाठी ट्रेस एकाच ग्राउंड प्लेनला लागून चालवाव्यात.
  • विभेदक जोड्यांमधील क्रॉसस्टॉक कमी करण्यासाठी समीपच्या ट्रॅकमध्ये जमिनीच्या समतल अंतराच्या पाच पट अंतर ठेवण्याची शिफारस केली जाते. जमिनीच्या समतल अंतराच्या किमान तीन पट अंतर आवश्यक आहे.
  • ट्रेसने विअस आणि लेयर बदल टाळले पाहिजेत. जर लेयर बदल टाळता येत नसतील, तर मोड-सप्रेशन व्हियास सिग्नल व्हियासच्या पुढे समाविष्ट केले जावेत जेणेकरुन कोणत्याही रेडिएटिंग स्प्युरियस फील्डची ताकद कमी होईल.
  • विभेदक जोडी ट्रॅकच्या आजूबाजूला गार्ड व्हिया एक चतुर्थांश तरंगलांबीपेक्षा जास्त नसावेत.

डिव्हाइस घड्याळे

संदर्भ घड्याळ
डिव्हाइस संदर्भ घड्याळ 25 MHz आणि 125 MHz दोन्ही घड्याळ सिग्नलला समर्थन देते. 1588 विभेदक इनपुट घड्याळ 10 MHz, 25 MHz आणि 125 MHz च्या फ्रिक्वेन्सीला समर्थन देते. दोन्ही संदर्भ घड्याळे एकतर भिन्न किंवा एकल-एंडेड असू शकतात. डिफ-फेरेन्शियल असल्यास, ते कॅपेसिटिव्ह जोडलेले आणि LVDS सुसंगत असले पाहिजेत.

सिस्टम क्लॉक आणि सिंक्रोनस इथरनेट कनेक्शन
LAN8814 सिस्टम संदर्भ घड्याळ खालील पिन तपशीलांसह क्रिस्टल इनपुट/सिस्टम संदर्भ घड्याळ इनपुट इंटरफेसला समर्थन देते:

  • XI (पिन 128): क्रिस्टल इनपुट/सिस्टम संदर्भ घड्याळ इनपुट. 25 MHz क्रिस्टल वापरताना, हे इनपुट क्रिस्टलच्या एका लीडशी जोडलेले असते. अतिरिक्त माहितीसाठी REF_CLK_SEL[1:0] चा संदर्भ घ्या. 25 मेगाहर्ट्झ सिस्टीम संदर्भ घड्याळ वापरताना, हे बाह्य 25 मेगाहर्ट्झ ऑसिलेटरचे इनपुट आहे.
  • XO (पिन 127): क्रिस्टल आउटपुट. 25 MHz क्रिस्टल वापरताना, हे आउटपुट क्रिस्टलच्या एका लीडशी जोडलेले असते. अतिरिक्त माहितीसाठी REF_CLK_SEL[1:0] चा संदर्भ घ्या. 25 MHz सिस्टम संदर्भ घड्याळ स्रोत वापरताना, हा पिन कनेक्ट केलेला नाही.
  • CK125_REF_INP (पिन 123): सिस्टम संदर्भ घड्याळ इनपुट सकारात्मक. हा पिन विभेदक जोडीचे सकारात्मक (+) सिग्नल कनेक्शन आहे. 125 MHz सिस्टम संदर्भ घड्याळ स्त्रोत वापरताना, हे 125 MHz बाह्य ऑसिलेटरशी जोडलेले आहे. अतिरिक्त माहितीसाठी REF_CLK_SEL[1:0] चा संदर्भ घ्या.
  • CK125_REF_INM (पिन 122): सिस्टम संदर्भ घड्याळ इनपुट नकारात्मक. ही पिन विभेदक जोडीचे ऋण (–) सिग्नल कनेक्शन आहे. 125 MHz सिस्टम संदर्भ घड्याळ स्त्रोत वापरताना, हे 125 MHz बाह्य ऑसिलेटरशी जोडलेले आहे. अतिरिक्त माहितीसाठी REF_CLK_SEL[1:0] चा संदर्भ घ्या.
  • CK25OUT (पिन 126): सिस्टम घड्याळ आउटपुट. अंतर्गत 25 MHz संदर्भ घड्याळाची बफर केलेली प्रत. हे आउटपुट घड्याळ VDDAH द्वारे समर्थित आहे.

संदर्भ घड्याळे वापरताना, याची खात्री करा:

  • LAN8814 डेटा शीटमधील विचित्र आवश्यकता पूर्ण केल्या आहेत.
  • ट्रेस 50Ω (100Ω डिफरेंशियल) नियंत्रित प्रतिबाधा ट्रान्समिशन लाइन (मायक्रोस्ट्रिप किंवा स्ट्रिपलाइन) म्हणून रूट केले जातात.
  • 0.1 µF कॅपेसिटरसह AC कपलिंग वापरले जाते. संदर्भ घड्याळ इनपुट पिनच्या जवळ कॅपेसिटर सर्वोत्तम ठेवले जातात.
  • काही क्लॉक ड्रायव्हर्ससाठी, टर्मिनेशन रेझिस्टर्स क्लॉक ड्रायव्हरच्या बाजूला ठेवलेले असतात. कॅपेसिटरच्या LAN8814 बाजूला टर्मिनेशन रेझिस्टरची आवश्यकता नसते.
  • सर्व संदर्भ घड्याळे ग्लिचपासून मुक्त किंवा हिटलेस असणे आवश्यक आहे.
  • न वापरलेली संदर्भ घड्याळे फ्लोटिंग ठेवली जाऊ शकतात (नो कनेक्ट नाही).

सिंगल-एंडेड REFCLK इनपुट
सिंगल-एंडेड संदर्भ घड्याळ वापरण्यासाठी, बाह्य रेझिस्टर (रु) आवश्यक आहे. ऑसिलेटर आउटपुटवर ड्रेन मर्यादित करणे हा Rs चा उद्देश आहे. सिंगल-एंडेड REFCLK साठी कॉन्फिगरेशन आकृती 3-1 मधील पॉवर कनेक्शनवरील आकृतीनुसार VDDAH ला संदर्भित केले आहे. ICLK प्रकार इनपुट बफरची नॉन-व्हेरिएबल I/O DC इलेक्ट्रिकल वैशिष्ट्ये तक्ता 6-1 मध्ये निर्दिष्ट केली आहेत आणि सिंगल-एंडेड REFCLK इनपुट आकृती आकृती 6-1 मध्ये दर्शविली आहे.

तक्ता 6-1: ICLK प्रकार इनपुट बफर नॉन-व्हेरिएबल I/O DC इलेक्ट्रिकल वैशिष्ट्ये

ICLK प्रकार इनपुट बफर प्रतीक किमान कमाल युनिट नोंद
कमी इनपुट पातळी VIL — 0.5 V टीप 1
उच्च इनपुट स्तर VIH 2.0 — V
इनपुट लीकेज IIH -१० 10 .ए

टीप 1: XI वैकल्पिकरित्या 25 MHz सिंगल-एंडेड क्लॉक ऑसिलेटरमधून चालविले जाऊ शकते ज्यावर ही वैशिष्ट्ये लागू होतात.

सिंगल-एंडेड REFCLK इनपुट

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-4

विभेदक REFCLK इनपुट
विभेदक REFCLK वापरताना AC कपलिंग आवश्यक आहे. विभेदक घड्याळे कॅपेसिटिव्ह जोडलेली आणि LVDS सुसंगत असणे आवश्यक आहे. आकृती 6-2 कॉन्फिगरेशन दर्शवते.

REFCLK डिफरेंशियल इनपुटसाठी एसी कपलिंग

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-5

मीडिया पुनर्प्राप्त केलेले घड्याळ आउटपुट

सिंक्रोनस इथरनेट ऍप्लिकेशन्ससाठी, LAN8814 मध्ये दोन पुनर्प्राप्त घड्याळ आउटपुट पिन आणि दोन पुनर्प्राप्त घड्याळ इनपुट पिन समाविष्ट आहेत.

  • RCVRD_CLK_OUT1 (पिन 79): पुनर्प्राप्त घड्याळ आउटपुट 1 (GPIO_9/TCK). पुनर्प्राप्त घड्याळ आउटपुट 2.5 MHz, 25 MHz, किंवा 125 MHz. हा पिन PHY गतीची पर्वा न करता नेहमी 2.5 MHz आउटपुट करण्यासाठी कॉन्फिगर केला जाऊ शकतो.
  • RCVRD_CLK_OUT2 (पिन 80): पुनर्प्राप्त घड्याळ आउटपुट 2 (GPIO_10/TMS). पुनर्प्राप्त घड्याळ आउटपुट 2.5 MHz, 25 MHz, किंवा 125 MHz. हा पिन PHY गतीची पर्वा न करता नेहमी 2.5 MHz आउटपुट करण्यासाठी कॉन्फिगर केला जाऊ शकतो.
  • RCVRD_CLK_IN1 (पिन 77): पुनर्प्राप्त घड्याळ इनपुट 1 (GPIO_7/TDI). पुनर्प्राप्त केलेले घड्याळ इनपुट 2.5 MHz, 25 MHz, किंवा 125 MHz.
  • RCVRD_CLK_IN2 (पिन 78): पुनर्प्राप्त घड्याळ इनपुट 2(GPIO_8/TDO). पुनर्प्राप्त केलेले घड्याळ इनपुट 2.5 MHz, 25 MHz, किंवा 125 MHz.

RCVRD_CLK_OUT आउटपुट ऑपरेशनच्या कार्यात्मक आकृतीसाठी आकृती 7-1 चा संदर्भ घ्या जे उपलब्ध पुनर्प्राप्त घड्याळ पर्याय सूचित करते.

सिंक-रिकव्हर केलेले घड्याळ आउटपुट

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-6

सिंक्रोनस इथरनेट ऍप्लिकेशन्स वापरताना आकृती 7-2 आणि आकृती 7-3 पहा.

ठराविक सिंक्रोनस इथरनेट क्लॉक कॉन्फिगरेशन

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-7

सिंक्रोनस इथरनेट पुनर्प्राप्त केलेले घड्याळ डेझी-चेनिंग

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-8

1588 समर्थन

IEEE 1588 पिन कनेक्शन
LAN8814 IEEE-1588 Timest ला समर्थन देतेampकार्यक्षमता. ही कार्यक्षमता आहे आणि फक्त डिव्हाइसवर लागू होते. IEEE-1588 टाइमस्टamping कार्यक्षमता उपलब्ध नाही किंवा LAN8804 वर लागू नाही. IEEE-1588 Timest चा हार्डवेअर इंटरफेसamping ब्लॉक तक्ता 8-1 मध्ये दर्शविला आहे.

आयईईई-१५८८ टाइमस्टAMP हार्डवेअर इंटरफेस

GPIO पिन # पर्यायी कार्य वर्णन
GPIO0 68 1588_EVENT_A 1588 LTC इव्हेंट A
GPIO1 69 1588_EVENT_B 1588 LTC इव्हेंट B
GPIO2 70 1588_REF_CLK 1588 संदर्भ घड्याळ इनपुट
GPIO3 72 1588_LD_ADJ 1588 इनपुट लोड/समायोजित करा
GPIO4 73 1588_STI_CS_N 1588 मालिका टाइमस्टamp इंटरफेस चिप निवडा
GPIO5 74 1588_STI_CLK 1588 मालिका टाइमस्टamp इंटरफेस घड्याळ आउटपुट
GPIO6 75 1588_STI_DO 1588 मालिका टाइमस्टamp इंटरफेस डेटा आउटपुट
  • 1588_LD_ADJ (पिन 72): 1588 इनपुट पिन लोड/समायोजित करा. हे इनपुट 1588 LTC लोड करणे आणि समायोजित करणे नियंत्रित करते. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_REF_CLK (पिन 70): 1588 संदर्भ घड्याळ इनपुट. वारंवारता: 10, 25, किंवा 125 MHz. हे इनपुट वैकल्पिकरित्या ePPS स्वरूपनाचे समर्थन करते, जेथे PPS घड्याळासह एकत्र केले जाते. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_STI_CLK (पिन 74): 1588 मालिका टाइमस्टamp इंटरफेस घड्याळ आउटपुट. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_STI_CS_N (पिन 73): 1588 मालिका टाइमस्टamp इंटरफेस चिप निवडा. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_STI_DO (पिन 75): 1588 मालिका टाइमस्टamp इंटरफेस डेटा आउटपुट. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_EVENT_A (पिन 68): 1588 LTC इव्हेंट A. जेव्हा खात्री केली जाते तेव्हा, हा पिन 1588 LTC इव्हेंट A झाल्याचे संकेत देतो. हा पिन PPS आउटपुट सिग्नल प्रदान करण्यासाठी देखील कॉन्फिगर केला जाऊ शकतो. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_EVENT_B (पिन 69): 1588 LTC इव्हेंट B. जेव्हा खात्री केली जाते तेव्हा, हा पिन 1588 LTC इव्हेंट B झाल्याचे संकेत देतो. हा पिन PPS आउटपुट सिग्नल प्रदान करण्यासाठी देखील कॉन्फिगर केला जाऊ शकतो. हा पिन इतर कार्यांसह सामायिक केला जातो.
  • 1588_REF_CLK पिनचे डीफॉल्ट कॉन्फिगरेशन डिव्हाइसला लोकल टाइम काउंटर (LTC) साठी अंतर्गत घड्याळ वापरण्यासाठी सेट करते. संदर्भ घड्याळ स्रोत नियंत्रित करणारे EP4, Reg 514, bits 12:10 पहा. EP4.514 bits 12:10 चे डीफॉल्ट मूल्य 000 आहे (अंतर्गत सिस्टम PLL वरून 125 MHz घड्याळ). बाह्य घड्याळ स्रोत सक्षम करण्यासाठी, Reg EP4.514, bits 12:10 बदलणे आवश्यक आहे आणि 010 = External 1588_REF_CLK (10 MHz, 25 MHz किंवा 125 MHz असू शकते) वर सेट करणे आवश्यक आहे.
  • लोकल टाइम काउंटर डिव्हाइससाठी स्थानिक वेळ ठेवतो आणि वेळेचे निरीक्षण केले जाते आणि CPU द्वारे बाह्य संदर्भाशी समक्रमित केले जाते. काउंटरसाठी स्त्रोत घड्याळ 10 MHz, 25 MHz आणि 125 MHz म्हणून बाहेरून निवडले आहे. घड्याळ हे लाइन घड्याळ किंवा समर्पित 1588_REF_CLK पिन देखील असू शकते. हे घड्याळ स्त्रोत नोंदणीमध्ये निवडले आहे. EP4.514, bits 12:10 मध्ये संदर्भ घड्याळ स्रोत [12:10] साठी खालील पर्याय आहेत:
    • अंतर्गत सिस्टम PLL वरून 000 = 125 MHz घड्याळ
    • 001 = 125 MHz QSGMII रिकव्हर घड्याळ
    • 010 = बाह्य 1588_REF_CLK (10 MHz, 25 MHz, किंवा 125 MHz असू शकते)
    • 011 = आरक्षित
    • 100 = पोर्ट 0 Rx वरून पुनर्प्राप्त केलेले घड्याळ (25 MHz किंवा 125 MHz असू शकते)
    • 101 = पोर्ट 1 Rx वरून पुनर्प्राप्त केलेले घड्याळ (25 MHz किंवा 125 MHz असू शकते)
    • 110 = पोर्ट 2 Rx वरून पुनर्प्राप्त केलेले घड्याळ (25 MHz किंवा 125 MHz असू शकते)
    • 111 = पोर्ट 3 Rx वरून पुनर्प्राप्त केलेले घड्याळ (25 MHz किंवा 125 MHz असू शकते)
  • कृपया लक्षात ठेवा की जेव्हा रिकव्हर्ड क्लॉक ऑप्शन्स वापरताना लिंक खाली येते तेव्हा त्याचा परिणाम NO 1588 रेफ क्लॉक होईल ज्यामुळे अवांछित वर्तन होते.

1588 मालिका टाइमस्टamp इंटरफेस

  • 1588 सीरियल टाइमस्टचे स्वरूपamp इंटरफेस विभाग 6.6.13, “1588 सिरीयल टाइमस्ट मध्ये तपशीलवार आहेamp LAN8814 डेटा शीटचा इंटरफेस (STI) स्वरूप आणि वेळ”.
  • 1588 मालिका टाइमस्टamp इंटरफेस खालीलप्रमाणे कॉन्फिगर करण्यायोग्य आहे:
    • 1588_STI_CLK पिन वारंवारता 13.89 MHz आणि 62.5 MHz दरम्यान कॉन्फिगर करण्यायोग्य आहे, sys-tem 125 MHz घड्याळाला [2, 8] मधील पूर्णांक मूल्यांद्वारे विभाजित करण्यावर आधारित आहे. हे रजिस्टर EP4.768 मध्ये कॉन्फिगर केले आहे. 1588_STI_DO घड्याळ आउटपुट वाढत्या किंवा घसरण्यावर आधारित ते कॉन्फिगर करण्यायोग्य देखील आहे.
    • सलग वेळेच्या दरम्यान 1588_STI_CLK कालावधीची संख्या (1588_STI_CS_N रद्द)amp आउटपुट
    • 1588_STI_CLK ची संख्या 1588_STI_CS_N प्रतिपादन आणि 1588_STI_DO चा पहिला वैध बिट.
  • 1588 STI सक्षम/अक्षम सेट करताना, बाहेर पडण्याची वेळamps आणि स्वाक्षरी एकतर अंतर्गत रजिस्टर्समधून सॉफ्ट-वेअरद्वारे वाचल्या जाऊ शकतात (1588 STI अक्षम), किंवा 1588 STI (1588 STI सक्षम) द्वारे ऑफ-चिप पुश केल्या जाऊ शकतात.
  • ePPS फॉरमॅट LAN6.6.10 डेटा शीटच्या कलम 1588, “8814_REF_CLK संदर्भ घड्याळाची वेळ” मध्ये तपशीलवार आहे.
  • बाह्य 1588 इंटरफेस पिन वापरण्यासाठी, ते GPIOs आणि GPIO पर्यायी कार्ये म्हणून सक्षम केले पाहिजेत. GPIO बफर प्रकार आणि GPIO दिशा देखील योग्यरित्या सेट करणे आवश्यक आहे.
  • अतिरिक्त पिनसाठी तक्ता 8-2 आणि आकृती 8-1 पहा आणि 1588 अनुक्रमांक टाइमस्ट वापराamp इंटरफेस

मालिका टाइमस्टAMP इंटरफेस पिन

पिन नाव पिन क्रमांक प्रकार वर्णन
जीपीआयओ५/१५८८_एसटीआय_सीएलके 74 I/O, PU 1588 SPI घड्याळ
जीपीआयओ४/१५८८_एसटीआय_सीएस 73 I/O, PU 1588 SPI चिप निवडा
जीपीआयओ६/१५८८_एसटीआय_डीओ 75 I/O, PU 1588 SPI डेटा आउटपुट

1588 भिन्न घड्याळ आणि 1588 SPI कॉन्फिगरेशन

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-9

डिजिटल इंटरफेस आणि I/O

MIIM (MDIO) इंटरफेस

  • LAN8814 डिव्हाइस IEEE 802.3 MII व्यवस्थापन इंटरफेसला समर्थन देते, ज्याला मॅनेजमेंट डेटा इनपुट/आउटपुट (MDIO) इंटरफेस असेही म्हणतात. हा इंटरफेस अप्पर-लेयर डिव्‍हाइसना डिव्‍हाइसच्‍या स्‍थितीचे परीक्षण आणि नियंत्रण करण्‍याची अनुमती देतो. MIIM क्षमता असलेले बाह्य उपकरण PHY स्थिती वाचण्यासाठी आणि/किंवा PHY सेटिंग्ज कॉन्फिगर करण्यासाठी वापरले जाते. MIIM इंटरफेसबद्दल अधिक तपशील IEEE 22.2.4 स्पेसिफिकेशनच्या क्लॉज 802.3 मध्ये आढळू शकतात[1].
  • MIIM इंटरफेसमध्ये खालील गोष्टींचा समावेश आहे:
    • एक भौतिक कनेक्शन ज्यामध्ये घड्याळ रेखा (MDC) आणि डेटा लाइन (MDIO) समाविष्ट आहे.
    • एक विशिष्ट प्रोटोकॉल जो संपूर्ण भौतिक कनेक्शनवर कार्य करतो जो बाह्य नियंत्रकास एक किंवा अधिक उपकरणांसह संप्रेषण करण्यास अनुमती देतो. प्रत्येक उपकरणाला PHYAD[0:1] स्ट्रॅपिंग पिनद्वारे 4h आणि 0Fh दरम्यान एक अद्वितीय PHY पत्ता नियुक्त केला जातो.
    • अल्फियाड: (पिन 68): GPIO0/1588_EVENT_A/ALLPHYAD - ALLPHYAD कॉन्फिगरेशनचा पट्टा कॉमन कंट्रोल रजिस्टरमध्ये ऑल-PHYAD सक्षम बिटचा डीफॉल्ट सेट करतो जो PHY ची PHY पत्त्याला प्रतिसाद देण्याची क्षमता (पुल-डाउन) किंवा अक्षम (पुल-अप) करते. नियुक्त केलेला PHY पत्ता म्हणून.
    • PHYAD0: (पिन 84): GPIO12/PORT0LED2/PHYAD0/PORT0_LED2_POL
    • PHYAD1: (पिन 85): GPIO13/PORT3LED1/PHYAD1/PORT3_LED1_POL
    • PHYAD2: (पिन 86): GPIO14/PORT3LED2/PHYAD2/PORT3_LED2_POL
    • PHYAD3: (पिन 88): जीपीआयओ १५/एसओएफ०/पीएचवायएडी३
    • PHYAD4: (पिन 89): जीपीआयओ १५/एसओएफ०/पीएचवायएडी३
  • ALLPHYAD स्ट्रॅप इनपुट रजिस्टर बिट मूल्याच्या तुलनेत उलटा आहे.
  • IEEE-परिभाषित रजिस्टर्स आणि विक्रेता-विशिष्ट रजिस्टर्समध्ये थेट प्रवेशासाठी आणि MMD पत्ते आणि रजिस्टर्सवर अप्रत्यक्ष प्रवेशासाठी 32-रजिस्टर अॅड्रेस स्पेस.
  • सर्व PHYS पत्ता. सामान्यतः, इथरनेट PHYs PHY पत्त्यांवर PHYAD[4:0] स्ट्रॅपिंग पिनद्वारे सेट केले जातात. PHY अॅड्रेस 0h हे ब्रॉडकास्ट PHY अॅड्रेस म्हणून वैकल्पिकरित्या समर्थित आहे, जे एकाच वेळी दोन किंवा अधिक PHY डिव्हाइसेससाठी एकसारखे PHY रजिस्टर प्रोग्राम करण्यासाठी एकल लेखन कमांडला अनुमती देते (उदा.ample, PHY Address 0h वापरून बेसिक कंट्रोल रजिस्टरला 0x1940 च्या व्हॅल्यूवर बिट[11] सेट करण्यासाठी सॉफ्टवेअर पॉवर-डाउन सक्षम करण्यासाठी एक व्हॅल्यू सेट करा).
  • PHY पत्ता 0 सक्षम केला जातो (PHYAD[4:0] स्ट्रॅपिंग पिनद्वारे सेट केलेल्या PHY पत्त्याव्यतिरिक्त) जेव्हा कॉमन कंट्रोल रजिस्टरमधील ऑल-PHYAD सक्षम बिट '1' वर सेट केले जाते. ALLPHYAD कॉन्फिगरेशनचा पट्टा All-PHYAD सक्षम बिटचे डीफॉल्ट सेट करण्यासाठी देखील वापरला जाऊ शकतो.
  • MDIO आउटपुट पिन ड्राइव्ह मोड EP4.5 आणि Reg17 मध्ये परिभाषित केलेल्या दोन बिट्सद्वारे नियंत्रित केला जातो:
    • आउटपुट कंट्रोल रजिस्टरमधील MDIO बफर टाइप बिट (पोर्ट 4.5 साठी EP15 – बिट 0)
    • चाचणी_a1_a2_en_bit (PHY च्या प्रत्येक पोर्टसाठी Reg17 – बिट 9)
  • '0' वर सेट केल्यावर, MDIO आउटपुट ओपन-ड्रेन असते. '1' वर सेट केल्यावर, MDIO आउटपुट पुश-पुल होते. पुश-पुलसाठी MDIO आउटपुट कॉन्फिगर करण्यासाठी, पोर्ट 0 वर EP8000 नोंदणी करण्यासाठी 0x4.5 चे मूल्य लिहा (सेट बिट 15). प्रत्येक पोर्टसाठी, नोंदणी 0 वर 02x4f17 चे मूल्य लिहा जे सर्व पोर्टवर बिट 9 सेट करते.

टीप: MDIO पिन फक्त इतर क्लॉज 22 MIIM लक्ष्यांशी जोडला जाऊ शकतो. 45G PHY सारख्या कोणत्याही क्लॉज 10 टार्गेट्सला जोडल्याने अनिष्ट वर्तन होईल.

GPIO पिन

  • सामान्य उद्देश I/Os (GPIOs) मध्ये 24 प्रोग्राम करण्यायोग्य इनपुट/आउटपुट पिन असतात ज्या इतर पिनसह सामायिक केल्या जातात.
  • हे पिन GPIO रजिस्टर्सद्वारे वैयक्तिकरित्या कॉन्फिगर करण्यायोग्य आहेत.
  • सामान्य उद्देश इनपुटसाठी वापरल्या जाणाऱ्या स्ट्रॅप इनपुट पिनवर अत्यंत काळजी घेणे आवश्यक आहे. सामान्य पुर-पोज इनपुट कंडिशन केलेले किंवा अन्यथा अक्षम केले पाहिजेत जेणेकरून ते स्ट्रॅप लोडिंग वेळेत चुकीचे स्ट्रॅप इनपुट मूल्ये चालवू शकत नाहीत.
  • अनेक GPIO मध्ये पर्यायी कार्य म्हणून वापरण्याची क्षमता असते. एकदा GPIO म्‍हणून सक्षम केल्‍यावर, GPIO अल्टरनेट फंक्‍शन सिलेक्ट रजिस्‍टरमधील बिट्सद्वारे पर्यायी फंक्‍शन निवडले जाते. पर्यायी फंक्शन बफर प्रकार अजूनही GPIO बफर प्रकार रजिस्टर्सद्वारे निवडला जातो. जर पर्यायी फंक्शन पोर्ट LED असेल आणि GPIO बफर प्रकार ओपन-ड्रेन असेल, तर आउटपुट बफर ऍप्लिक-ब्ली LED ध्रुवीयतेवर आधारित ओपन-सोर्स आणि ओपन-ड्रेन दरम्यान स्वयंचलितपणे निवडेल. वैकल्पिक फंक्शन इनपुट पिन सॉफ्टवेअरद्वारे GPIO डेटा रजिस्टरद्वारे वाचल्या जाऊ शकतात आणि GPIO व्यत्यय निर्माण करू शकतात. तक्ता 9-1 पर्यायी कार्य मॅपिंग दर्शविते.

GPIO पर्यायी कार्यक्षमता

GPIO पिन # पर्यायी कार्य कॉन्फिगरेशन पट्टा अट
GPIO0 68 1588_EVENT_A अल्लफ्याड पहा टीप 2.
GPIO1 69 1588_EVENT_B MODE_SEL0 —
GPIO2 70 1588_REF_CLK — —
GPIO3 72 1588_LD_ADJ MODE_SEL1 —
GPIO4 73 1588_STI_CS_N MODE_SEL2 —
GPIO5 74 1588_STI_CLK MODE_SEL3 —
GPIO6 75 1588_STI_DO MODE_SEL4 —
GPIO7 77 RCVRD_CLK_IN1 (टीडीआय) —
GPIO8 78 RCVRD_CLK_IN2 (TDO) —
GPIO9 79 RCVRD_CLK_OUT1 (टीएमएस) —
GPIO10 80 RCVRD_CLK_OUT2 (TCK) —
GPIO11 83 PORT0LED1 LED_MODE/PORT0_LED1_POL पहा टीप 1.
GPIO12 84 PORT0LED2 PHYAD0/PORT0_LED2_POL पहा टीप 1.
GPIO13 85 PORT3LED1 PHYAD1/PORT3_LED1_POL पहा टीप 1.
GPIO14 86 PORT3LED2 PHYAD2/PORT3_LED2_POL पहा टीप 1.
GPIO15 88 SOF0 PHYAD3 —
GPIO16 89 SOF2 PHYAD4 —
GPIO17 57 PORT1LED1 PORT1_LED1_POL पहा टीप 1.
GPIO18 58 PORT1LED2 PORT1_LED2_POL पहा टीप 1.
GPIO19 60 PORT2LED1 PORT2_LED1_POL पहा टीप 1.
GPIO20 61 PORT2LED2 PORT2_LED2_POL पहा टीप 1.
GPIO21 62 SOF1 — —
GPIO22 67 — — —
GPIO23 90 SOF3 — —

नोंद

  1. पुल-अप किंवा पुल-डाउनसह LED ऑपरेशन सक्षम करण्यासाठी, LED पोलॅरिटी कॉन्फिगरेशन स्ट्रॅपचे उलटे मूल्य घेते. GPIO वापरताना खालील गोष्टींचा विचार केला पाहिजे:
    1. GPIO इनपुट म्हणून पिन कॉन्फिगर केल्याने आपोआप अंतर्गत पुल-अप सक्षम होते.
    2. अंतर्गत पुल-अप प्रतिरोधक अनकनेक्ट केलेले इनपुट फ्लोटिंग होण्यापासून प्रतिबंधित करतात. डिव्हाइसवर बाहेरून सिग्नल चालविण्यासाठी अंतर्गत प्रतिरोधकांवर अवलंबून राहू नका. उंच खेचले जाणे आवश्यक असलेल्या लोडशी जोडलेले असताना, बाह्य प्रतिरोधक जोडणे आवश्यक आहे.
    3. GPIO आउटपुट म्हणून पिन कॉन्फिगर केल्याने अंतर्गत पुल-अप आपोआप अक्षम होतो. ओपन-ड्रेन आउटपुटसाठी ऍप्लिकेशनवर अवलंबून बाह्य पुल-अप आवश्यक असू शकते.
  2. ALLPHYAD PHY अॅड्रेस 0 वापरून PHY ब्रॉडकास्ट ऍक्सेससाठी डीफॉल्ट सपोर्ट कॉन्फिगर करते. ALLPHYAD कॉन्फिगरेशनचा पट्टा s आहेampपॉवर-अप/रीसेटवर led आणि latched आणि 0 म्हणून परिभाषित केले आहे: डीफॉल्टनुसार प्रवेश केलेले PHY प्रसारण सक्षम करा आणि 1: डीफॉल्टनुसार प्रवेश केलेले PHY प्रसारण अक्षम करा.

JTAG पिन

  • एक IEEE 1149.1-अनुपालक TAP कंट्रोलर सीमा स्कॅन आणि विविध चाचणी मोडला समर्थन देतो. डिव्हाइसमध्ये एकात्मिक जेTAG बोर्ड-स्तरीय चाचणीसाठी सीमा-स्कॅन चाचणी पोर्ट. इंटरफेसमध्ये चार पिन असतात (TDO, TDI, TCK, आणि TMS) आणि त्यात स्टेट मशीन, डेटा रजिस्टर अॅरे आणि इंस्ट्रक्शन रजिस्टर समाविष्ट असते. जेTAG पिनचे वर्णन तक्ता 9-2 मध्ये केले आहे. जेTAG इंटरफेस IEEE मानक 1149.1 - 2001 मानक चाचणी प्रवेश पोर्ट (TAP) आणि सीमा-स्कॅन आर्किटेक्चरशी सुसंगत आहे.
  • सर्व इनपुट आणि आउटपुट डेटा TCK चाचणी घड्याळ इनपुटसाठी समकालिक आहेत. TAP इनपुट सिग्नल TMS आणि TDI हे TCK च्या वाढत्या काठावर चाचणी लॉजिकमध्ये क्लॉक केलेले आहेत, तर आउटपुट सिग्नल TDO घसरत असलेल्या काठावर क्लॉक केलेले आहेत.
  • JTAG GPIO पिनसह पिन मल्टीप्लेक्स केल्या जातात.
  • जेTAG TESTMODE (पिन 38) ‍निश्चित केल्यावर कार्यक्षमता निवडली जाते.
  • जेव्हा जेTAG वापरात नाही.

JTAG पिन वर्णन

पिन प्रतीक पिन क्रमांक पिन नाव
TCK 80 JTAG चाचणी घड्याळ
TDI 77 JTAG डेटा इनपुट
टीडीओ 78 JTAG डेटा आउटपुट
TMS 79 JTAG चाचणी मोड निवडा

विविध

रीसेट करा
LAN8814 RESET_N इनपुट पिन प्रदान करते 37. (टेबल 10-1 पहा.) हा पिन डिव्हाइसचा हार्डवेअर रीसेट म्हणून वापरला जातो आणि विभाग 6.6.2, “पॉवर सिक्वेन्स टाइमिंग” आणि विभाग 6.6.3 मध्ये तपशीलवार दिलेल्या वेळेच्या आवश्यकतांचे पालन करणे आवश्यक आहे. 8814, LANXNUMX डेटा शीटचे "पिन कॉन्फिगरेशन स्ट्रॅप टाइमिंग रीसेट करा". रीसेट मधून रिलीझ RESET_N इनपुट पिन कमी ते उच्च पर्यंत संक्रमणावर आधारित आहे.

पिन वर्णन रीसेट करा

पिन नाव पिन क्रमांक वर्णन
NRESET 37 डिव्हाइस रीसेट. हे एक सक्रिय-कमी इनपुट आहे जे डिव्हाइसला शक्ती देते आणि सर्व नोंदणी बिट्स त्यांच्या डीफॉल्ट स्थितीवर सेट करते.

पीएलएल/घड्याळे

  • डिव्हाइस खालील पीएलएल प्रदान करते:
    • सिस्टम PLL: अंतर्गत PHY साठी आवश्यक अंतर्गत प्रणाली घड्याळे आणि घड्याळे व्युत्पन्न करते. अतिरिक्त माहितीसाठी LAN5.22.1 डेटा शीटमधील विभाग 8814, “सिस्टम घड्याळे” पहा.
    • 1588 PLL: अंतर्गत 1588 घड्याळ व्युत्पन्न करते. अतिरिक्त माहितीसाठी LAN5.22.2 डेटा शीटमधील विभाग 1588, “8814 घड्याळ” पहा.
    • क्यूएसजीएमआयआय सर्डेस एमपीएलएल: SerDes ला आवश्यक घड्याळे व्युत्पन्न करते. अतिरिक्त माहितीसाठी LAN5.22.3 डेटा शीटमधील विभाग 8814, “QSGMII SerDes घड्याळ” पहा.
      सिस्टम PLL आणि QSGMII SerDes MPLL च्या संदर्भ घड्याळाची निवड REF_CLK_- SEL[1:0] पिनद्वारे नियंत्रित केली जाते. तपशीलवार REF_CLK_SEL[3:6] सेटिंग माहितीसाठी डेटा शीटच्या तक्ता 1-0 चा संदर्भ घ्या.
  • सिस्टम पीएलएल खालीलपैकी कोणतेही इनपुट संदर्भ घड्याळ म्हणून वापरू शकते:
    • 25 मेगाहर्ट्झ क्रिस्टल
    • 25 MHz सिस्टम सिंगल-एंडेड संदर्भ घड्याळ इनपुट
    • 125 मेगाहर्ट्झ सिस्टम विभेदक घड्याळ इनपुट
  • सिस्टम पीएलएल खालील घड्याळे व्युत्पन्न करते:
    • 250 मेगाहर्ट्झ सिस्टम घड्याळ
    • 25 मेगाहर्ट्झ सिस्टम घड्याळ
  • संदर्भ घड्याळाची निवड तक्ता 10-2 मध्ये दर्शविलेल्या पिन कॉन्फिगरेशनद्वारे नियंत्रित केली जाते.

संदर्भ घड्याळ नियंत्रण

वर्णन पिन निवड नियंत्रण
संदर्भ घड्याळ निवडा REF_CLK_SEL_0 पिन 33

REF_CLK_SEL_1 पिन 35

 हे पिन सिस्टम PLL आणि QSGMII SerDes च्या संदर्भ घड्याळ निवड नियंत्रित करतात.
    एमपीएलएल. REF_CLK_SEL[1:0]
    00 = XI/XO वरून SYSPLL संदर्भ 25 MHz QSGMII संदर्भ XI/XO वरून 25 MHz

01 = आरक्षित

10 = CK25_REF_INP/M QSGMII संदर्भ CK125_REF_INP/M वरून 125 MHz SYSPLL संदर्भ 125 MHz

11 = आरक्षित

नोंद

  1. हे थेट पिन आहेत आणि कॉन्फिगरेशन पट्ट्या नाहीत. ते कायमस्वरूपी उच्च किंवा कमी बांधलेले असणे आवश्यक आहे.
  2. XI/XO हे 25 MHz क्रिस्टल किंवा 25 MHz बाह्य घड्याळ असू शकते.
  3. CK125_REF_INP/M हे 125 MHz बाह्य घड्याळ आहे.

1588 संदर्भ घड्याळ इनपुट पर्याय 10 MHz, 25 MHz आणि 125 MHz आहेत.

संदर्भ प्रतिरोधक
संदर्भ रेझिस्टर पिन तपशीलांसाठी तक्ता 10-3 पहा.

संदर्भ प्रतिरोधक पिन वर्णन

पिन नाव पिन क्रमांक वर्णन
ISET 2 हा पिन 6.04 kΩ, 1% रेझिस्टरद्वारे जमिनीशी जोडलेला असणे आवश्यक आहे.
RES_REF 52 हा पिन 200Ω, 1% 100ppm/°C रेझिस्टरद्वारे जमिनीशी जोडलेला असणे आवश्यक आहे.

चाचणी मोड
चाचणी मोड पिन तपशीलांसाठी तक्ता 10-4 पहा.

चाचणी मोड पिन वर्णन

पिन नाव पिन क्रमांक वर्णन
टेस्टमोड 38 सामान्य ऑपरेशनसाठी, ही पिन जमिनीवर खेचली जाणे आवश्यक आहे. जेTAG TESTMODE (पिन 38) ‍निश्चित केल्यावर कार्यक्षमता निवडली जाते.

एलईडी पिन

  • हे उपकरण आठ प्रोग्राम करण्यायोग्य LEDs प्रदान करते, दोन प्रति पोर्ट (PORT[0:3]LED[1:2]), जे एकाधिक LED मोडला समर्थन देण्यासाठी कॉन्फिगर करण्यायोग्य आहेत. LED मोड हे LED_MODE कॉन्फिगरेशन स्ट्रॅप तसेच LED कंट्रोल रजिस्टर 1 आणि 2 च्या पोर्ट-विशिष्ट उदाहरणांद्वारे कॉन्फिगर केले आहे. सर्व आठ LEDs LED_MODE कॉन्फिगरेशन स्ट्रॅपद्वारे समान वर्तनासह कॉन्फिगर केले आहेत. पोर्ट-विशिष्ट LED कॉन्फिगरेशन LED कंट्रोल रजिस्टर 1 आणि 2 द्वारे पूर्ण केले जाऊ शकते. समर्थित LED मोड आहेत:
    • वैयक्तिक-एलईडी मोड (एलईडी कंट्रोल रजिस्टर 1, बिट[6] = '1', LED_MODE पुल-अप)
    • ट्राय-कलर-एलईडी मोड (एलईडी कंट्रोल रजिस्टर 1, बिट[6] = '1', LED_MODE पुल-डाउन)
    • वर्धित एलईडी मोड (एलईडी कंट्रोल रजिस्टर 1, बिट[6] = '0', LED_MODE न वापरलेले)
  • LEDs वापरण्यासाठी, ते GPIOs आणि GPIO पर्यायी कार्ये म्हणून सक्षम केले पाहिजेत. GPIOs आउटपुट म्हणून कॉन्फिगर केले जाणे आवश्यक आहे, आणि योग्य आउटपुट ड्रायव्हर प्रकार निवडणे आवश्यक आहे (ओपन-ड्रेन किंवा पुश-पुल). ओपन-ड्रेन प्रकार निवडल्यास, आउटपुट ड्रायव्हर LED ध्रुवीयतेवर आधारित ओपन-सोर्स आणि ओपन-ड्रेन दरम्यान स्वयंचलितपणे निवडेल. PORT[3:0]_LED[2:1]_POL कॉन्फिगरेशन स्ट्रॅप्स LED पिनची डिफॉल्ट पोलॅरिटी सेट करतात. अतिरिक्त LED ध्रुवीयता माहितीसाठी LAN8814 डेटा शीट विभाग 3.3.5, “LED पोलॅरिटी (PORT[3:0]_LED[2:1]_POL)” पहा. अतिरिक्त LED_MODE माहितीसाठी LAN3.3.4 डेटा शीटचा विभाग 8814, “LED मोड सिलेक्ट (LED_MODE)” पहा.

एलईडी मोड निवडा (LED_MODE)

  • LED_MODE कॉन्फिगरेशनचा पट्टा वैयक्तिक-LED (पुल्ड-अप) किंवा ट्राय-कलर-LED (पुल्ड-डाउन) मोड दरम्यान निवडतो. सर्व आठ LEDs समान वर्तनासह कॉन्फिगर केले आहेत. (टेबल 10-5 पहा.) LED_MODE कॉन्फिगरेशनचा पट्टा s आहेampपॉवर-अप/रीसेटवर led आणि latched आणि खालीलप्रमाणे परिभाषित केले आहे:
    • 0: तिरंगी-एलईडी मोड
    • 1: वैयक्तिक-एलईडी मोड
  • LED ऑपरेशनचे वर्णन LAN5.19 डेटा शीटच्या कलम 8814, “LEDs” मध्ये केले आहे.

GPIO LED कार्यक्षमता

GPIO पिन # पर्यायी कार्य कॉन्फिगरेशन पट्टा
GPIO11 83 PORT0LED1 LED_MODE/PORT0_LED1_POL
GPIO12 84 PORT0LED2 PHYAD0/PORT0_LED2_POL
GPIO17 57 PORT1LED1 PORT1_LED1_POL

नोंद

  1. पुल-अप किंवा पुल-डाउनसह LED ऑपरेशन सक्षम करण्यासाठी, LED पोलॅरिटी रजिस्टर बिटचे उलटे मूल्य घेते.
  2. LED पॉवरसाठी 330Ω ते 510Ω वर्तमान मर्यादा रेझिस्टर आणि VDD25 वापरण्याची शिफारस केली जाते.
GPIO पिन # पर्यायी कार्य कॉन्फिगरेशन पट्टा
GPIO18 58 PORT1LED2 PORT1_LED2_POL
GPIO19 60 PORT2LED1 PORT2_LED1_POL
GPIO20 61 PORT2LED2 PORT2_LED2_POL
GPIO13 85 PORT3LED1 PHYAD1 / PORT3_LED1_POL
GPIO14 86 PORT3LED2 PHYAD2 / PORT3_LED2_POL

नोंद

  1. पुल-अप किंवा पुल-डाउनसह LED ऑपरेशन सक्षम करण्यासाठी, LED पोलॅरिटी रजिस्टर बिटचे उलटे मूल्य घेते.
  2. LED पॉवरसाठी 330Ω ते 510Ω वर्तमान मर्यादा रेझिस्टर आणि VDD25 वापरण्याची शिफारस केली जाते.

पिन एलईडी स्ट्रॅपिंग

MICROCHIP-LAN8814-हार्डवेअर-डिझाइन-चेकलिस्ट-FIG-10

इतर पिन

  • COMA_MODE (पिन 36) हे सिस्टम इनिशिएलायझेशन पूर्ण होईपर्यंत PHY ला निलंबित स्थितीत ठेवण्यासाठी डिझाइन केले आहे. COMA_MODE पिन उच्च चालवून सक्षम केल्यावर, COMA_MODE कमी होईपर्यंत सर्व त्रुटी, अलार्म, लिंक अप/डाउन सूचना इ. दडपल्या जातात. हे एकाधिक PHY सह डिझाइनमध्ये उपयुक्त आहे कारण संपूर्ण बोर्ड कॉन्फिगर होईपर्यंत ते सर्व त्रुटींना दडपण्याची परवानगी देते. कोमा मोड टेबल 10-6 मध्ये दर्शविल्याप्रमाणे कार्य करतो. या डिव्हाइसमध्ये COMA मोड पिनचे कोणतेही रजिस्टर नियंत्रण नाही.
  • ऑटो MDI/MDIX (पेअर-स्वॅप). स्वयंचलित MDI/MDI-X वैशिष्ट्य डिव्हाइस आणि त्याच्या लिंक पार्टनर दरम्यान सरळ केबल किंवा क्रॉसओवर केबल वापरायची की नाही हे निर्धारित करण्याची आवश्यकता दूर करते. हे ऑटो-सेन्स फंक्शन लिंक पार्टनरकडून MDI/MDI-X जोडी मॅपिंग शोधते आणि त्यानुसार डिव्हाइसचे MDI/MDI-X जोडी मॅपिंग नियुक्त करते. टेबल 10-6 मध्ये MDI/MDI-X पिन मॅपिंगसाठी 10/100/1000 पिन कॉन्फिगरेशन असाइनमेंट दाखवले आहे.

MDI/MDI-X पिन मॅपिंग

पिन

(RJ-45 जोडी)

 MDI MDI-X
1000BASE-T 100BASE-T 10BASE-T 1000BASE-T 100BASE-T 10BASE-T
TXRXP/M_A (1,2) A+/- TX+/– TX+/– A+/- RX+/– RX+/–
TXRXP/M_B (3,6) B+/- RX+/– RX+/– B+/- TX+/– TX+/–
TXRXP/M_C (4,5) C+/- वापरलेले नाही वापरलेले नाही C+/- वापरलेले नाही वापरलेले नाही
पिन

(RJ-45 जोडी)

 MDI MDI-X
1000BASE-T 100BASE-T 10BASE-T 1000BASE-T 100BASE-T 10BASE-T
TXRXP/M_D (7,8) D+/- वापरलेले नाही वापरलेले नाही D+/- वापरलेले नाही वापरलेले नाही

न वापरलेले आणि कनेक्शन नसलेले पिन
NC पिन (पिन 91 आणि 92) हे जोडलेले नसलेले पिन आहेत. ते तरंगत सोडले पाहिजेत.

सामान्य बाह्य पुल-अप आणि पुल-डाउन प्रतिरोधक

  • कोणतेही पुल-अप रेझिस्टर मूल्य निर्दिष्ट केलेले नसल्यास, 4.7 kΩ रेझिस्टरची शिफारस केली जाते.
  • पुल-डाउन रेझिस्टर मूल्य निर्दिष्ट केलेले नसल्यास, 1 kΩ किंवा 4.7 kΩ रेझिस्टरची शिफारस केली जाते.

हार्डवेअर चेकलिस्ट सारांश

हार्डवेअर डिझाइन चेकलिस्ट

विभाग तपासा स्पष्टीकरण √ नोट्स
विभाग 2.0, “सामान्य परिषद- बाजू" विभाग २.१, “आवश्यक संदर्भ” सर्व आवश्यक कागदपत्रे हातात आहेत.    
विभाग २.२, “पिन चेक” पिन डेटा शीटशी जुळतात.    
विभाग २.३, “ग्राउंड” सर्व ग्राउंड पिनसाठी सिस्टीम ग्राउंड म्हणून एकच ग्राउंड संदर्भ वापरला आहे का ते तपासा. लाइन-साइड ग्राउंडसाठी चेसिस ग्राउंड आहे का ते तपासा.    
कलम 3.0, “शक्ती” कलम 3.1, “सध्याच्या आवश्यकता” पहा तक्ता 3-1 पॉवर पिन योग्य आहेत याची खात्री करण्यासाठी. सिस्टम पॉवर डिझाइनसाठी सर्वात वाईट स्थितीच्या आधारावर किमान सुमारे 25% ते 30% मार्जिनसह योग्य वीज पुरवठा घटक निवडा.    
विभाग 3.2, “वीज पुरवठा विमाने” PCB लेआउट तयार करताना, पॉवर सप्लाय प्लेन डिझाइनसाठी या विभागाचा संदर्भ घ्या.    
विभाग 3.3, “पॉवर सर्किट कनेक्शन आणि अॅनालॉग पॉवर प्लेन फिल्टरिंग" पहा आकृती 3-1 पॉवर सर्किट कनेक्शन, डिकपलिंग कॅपेसिटर आणि फिल्टरिंग तपासण्यासाठी.    
कलम 3.4, “बल्क डिकपलिंग क्षमता- tors" PCB लेआउट तयार करताना, आवश्यक असलेल्या बल्क डिकपलिंग कॅपेसिटरसाठी या विभागाचा संदर्भ घ्या.    
विभाग 4.0, “ट्विस्टेड जोडी मीडिया इंटरफेस" कलम 4.1, “10/100/1000 Mbps इंटर- चेहरा कनेक्शन" क्वाड-पोर्ट सर्किट डिझाइनसाठी सर्व अॅनालॉग I/O पिन कनेक्शनची पडताळणी करा आकृती 4-1.    
विभाग 4.2, “चुंबकीय कनेक्शन आणि RJ45 कनेक्शन” यावर आधारित चुंबकीय आणि सामान्य-मोड कॅपेसिटर कनेक्शन सत्यापित करा आकृती 4-1.    
कलम 4.3, “PCB लेआउट विचारात घ्या- ations" गीगाबिट कॉपर पोर्ट PCB लेआउट विनंती पूर्ण झाली की नाही हे तपासण्यासाठी PCB लेआउट डिझाइन संदर्भासाठी या विभागाचा संदर्भ घ्या.    
कलम 5.0, “QSGMII/Q- USGMII MAC इंटरफेस” विभाग 5.1, “QSGMII/Q-USGMII पिन आणि कनेक्शन" QSGMII MAC इंटरफेससाठी योग्य पिन डिझाइनमध्ये वापरल्या गेल्या आहेत याची खात्री करण्यासाठी मार्गदर्शक तत्त्वांसाठी या विभागाचा संदर्भ घ्या.    
कलम 5.2, “QSGMII MAC” पहा आकृती 5-1 QSGMII MAC इंटरफेससाठी डिझाईनमधील चार बाह्य QSGMII MAC शी कनेक्ट करण्यासाठी.    
विभाग 5.3, “QSGMII MAC डिझाइन नियम" QSGMII MAC इंटरफेस PCB डिझाइन मार्गदर्शक तत्त्वांसाठी या विभागाचा संदर्भ घ्या.    
विभाग तपासा स्पष्टीकरण √ नोट्स
विभाग 6.0, “डिव्हाइस घड्याळे” विभाग 6.1, “संदर्भ घड्याळ” संदर्भ घड्याळाची वारंवारता आणि डिझाइनमधील योग्य संदर्भ घड्याळ पिन निवडताना या विभागाचा संदर्भ घ्या. PCB डिझाइनमध्ये आवश्यक लेआउटचे अनुसरण करा.    
विभाग 6.2, “प्रणाली घड्याळ आणि समक्रमण- क्रॉनस इथरनेट कनेक्शन" सिस्टम क्लॉक आणि सिंक्रोनस इथरनेट कनेक्शनसाठी या विभागाचा संदर्भ घ्या. योग्य पिन कनेक्शन सत्यापित करा आणि PCB बोर्ड लेआउट शिफारसींचे अनुसरण करा.    
विभाग 6.3, “सिंगल-एंडेड REFCLK इनपुट" पहा आकृती 6-1 सिंगल-एंडेड संदर्भ इनपुट क्लॉक सर्किट डिझाइनसाठी आणि सर्किटमध्ये योग्य रेझिस्टर डिव्हायडर वापरा तक्ता 6-1 योग्य प्रतिरोधक मूल्यांसाठी.    
विभाग 6.4, “विभेदक REFCLK इनपुट" पहा आकृती 6-1 विभेदक संदर्भ इनपुट क्लॉक सर्किट डिझाइनसाठी आणि डिझाइनमध्ये योग्य कॅपेसिटर एसी कपलिंग वापरा.    
 

 

 

 

विभाग 7.0, “मीडिया पुनर्प्राप्त घड्याळ आउटपुट”

 या विभागाचा संदर्भ घ्या आणि आकृती 7-1 ठराविक पुनर्प्राप्त घड्याळ सर्किट डिझाइनसाठी आणि योग्य पुनर्प्राप्त घड्याळ पिन आणि योग्य कॉन्फिगरेशन वापरा.    
पहा आकृती 7-2 ठराविक सिंक्रोनस इथरनेट क्लॉक सर्किट डिझाइनसाठी आणि योग्य पुनर्प्राप्त घड्याळ पिन आणि योग्य कॉन्फिगरेशन वापरा.    
पहा आकृती 7-3 ठराविक सिंक्रोनस इथरनेट क्लॉक सर्किट डिझाइन डेझी चेन कॉन्फिगरेशनसाठी, आणि योग्य पुनर्प्राप्त घड्याळ पिन आणि योग्य कॉन्फिगरेशन वापरा.    
कलम 8.0, “1588 समर्थन” विभाग 8.1, “IEEE 1588 पिन कनेक्ट- tions" पहा तक्ता 8-1 डिझाइनमध्ये योग्य 1588 विभेदक घड्याळ पिन जोडी निवडण्यासाठी.    
विभाग 8.2, “1588 सिरियल टाइमस्टamp इंटरफेस" पहा तक्ता 8-2 योग्य 1588 अनुक्रमांक वापरण्यासाठीamp डिझाइनमधील इंटरफेस पिन. 1588 मालिका टाइमस्टसाठी या विभागाचा संदर्भ घ्याamp इंटरफेस संदर्भ डिझाइन कनेक्शन.    
कलम 9.0, “डिजिटल इंटर- चेहरा आणि I/O" विभाग 9.1, “MIIM (MDIO) इंटरफेस” MIIM इंटरफेस सर्किट डिझाइनसाठी या विभागाचा संदर्भ घ्या.    
विभाग 9.2, “GPIO पिन्स” त्यावर आधारित योग्य PHY पत्ता पिन वापरल्या आहेत का ते तपासा तक्ता 9-1 डिझाइनला आवश्यक असलेला योग्य PHY पत्ता कॉन्फिगर करण्यासाठी.    
कलम 9.3, “जेTAG पिन" पहा तक्ता 9-2 आणि सर्व J साठी या विभागातील वर्णनेTAG सर्किट डिझाइनमधील पिन.    
विभाग तपासा स्पष्टीकरण √ नोट्स
विभाग 10.0, “मिसेला- नियस" विभाग 10.1, “रीसेट” पहा तक्ता 10-1 योग्य रीसेट पिन वापरण्यासाठी आणि डिझाइन केलेले रीसेट सर्किट रीसेट वेळेची आवश्यकता पूर्ण करते का ते तपासा.    
विभाग १०.२, “पीएलएल/घड्याळे” पहा तक्ता 10-2 योग्य संदर्भ घड्याळ कॉन्फिगरेशन निवडण्यासाठी आणि योग्य पिन जोडलेले असल्याची खात्री करा.    
विभाग 10.3, “संदर्भ प्रतिरोधक” पहा तक्ता 10-3 डिझाइनमध्ये योग्य संदर्भ प्रतिरोधक बायसिंग पिन निवडण्यासाठी. दरम्यान 6.04 kΩ 1% रेझिस्टर कनेक्ट केल्याचे सुनिश्चित करा ISET आणि GND. याव्यतिरिक्त, दरम्यान 200 kΩ 1% रेझिस्टर कनेक्ट केल्याचे सुनिश्चित करा RES_REF पिन आणि GND.    
विभाग 10.4, “चाचणी मोड” बरोबर आहे का ते तपासा टेस्टमोड पिन सेटअप आधारित वापरला जातो तक्ता 10-4.    
विभाग १०.५, “एलईडी पिन” यावर आधारित योग्य एलईडी पिन वापरल्या आहेत का ते तपासा तक्ता 10-5, वर्तमान मर्यादा प्रतिरोधक आणि LED पॉवर.    
विभाग 10.7, “इतर पिन” साठी COMA_MODE, योग्य डिझाइनसाठी हा विभाग तपासा.    
कलम 10.8, “न वापरलेले आणि गैर-विपरीत- नेक्शन पिन" सर्व आरक्षित पिन आणि NC पिन अनकनेक्‍ट आहेत का ते तपासा.    
कलम 10.9, “सामान्य बाह्य पुल- अप आणि पुल-डाउन प्रतिरोधक" साधारणपणे, 4.7 kΩ पुल-अप रेझिस्टर आणि 1 kΩ पुल-डाउन रेझिस्टर वापरण्याची शिफारस केली जाते.    

पुनरावृत्ती इतिहास

पुनरावृत्ती पातळी आणि तारीख विभाग/आकृती/प्रवेश सुधारणा
DS00004514A (०४-१३-२२) प्रारंभिक प्रकाशन

मायक्रोचिप WEB SITE
मायक्रोचिप आमच्या WWW साइटद्वारे ऑनलाइन समर्थन प्रदान करते www.microchip.com. या web साइट बनवण्याचे साधन म्हणून वापरले जाते files आणि ग्राहकांना सहज उपलब्ध असलेली माहिती. तुमचा आवडता इंटरनेट ब्राउझर वापरून प्रवेश करता येईल, द web साइटमध्ये खालील माहिती आहे:

  • उत्पादन समर्थन – डेटा शीट आणि इरेटा, ऍप्लिकेशन नोट्स आणि एसample प्रोग्राम्स, डिझाइन संसाधने, वापरकर्त्याचे मार्गदर्शक आणि हार्डवेअर समर्थन दस्तऐवज, नवीनतम सॉफ्टवेअर प्रकाशन आणि संग्रहित सॉफ्टवेअर
  • सामान्य तांत्रिक समर्थन - वारंवार विचारले जाणारे प्रश्न (FAQ), तांत्रिक समर्थन विनंत्या, ऑनलाइन चर्चा गट, मायक्रोचिप सल्लागार कार्यक्रम सदस्य सूची
  • मायक्रोचिपचा व्यवसाय - उत्पादन निवडक आणि ऑर्डरिंग मार्गदर्शक, नवीनतम मायक्रोचिप प्रेस रिलीज, सेमिनार आणि कार्यक्रमांची सूची, मायक्रोचिप विक्री कार्यालयांची सूची, वितरक आणि कारखाना प्रतिनिधी

ग्राहक बदल सूचना सेवा
मायक्रोचिपची ग्राहक सूचना सेवा ग्राहकांना मायक्रोचिप उत्पादनांवर अद्ययावत ठेवण्यास मदत करते. जेव्हा जेव्हा निर्दिष्ट उत्पादन कुटुंबाशी किंवा स्वारस्याच्या विकास साधनाशी संबंधित बदल, अद्यतने, पुनरावृत्ती किंवा इरेटा असेल तेव्हा सदस्यांना ई-मेल सूचना प्राप्त होईल. नोंदणी करण्यासाठी, मायक्रोचिपमध्ये प्रवेश करा web येथे साइट www.microchip.com. "सपोर्ट" अंतर्गत, "ग्राहक बदल सूचना" वर क्लिक करा आणि नोंदणी सूचनांचे अनुसरण करा.

ग्राहक समर्थन

मायक्रोचिप उत्पादनांचे वापरकर्ते अनेक माध्यमांद्वारे सहाय्य प्राप्त करू शकतात:

  • वितरक किंवा प्रतिनिधी
  • स्थानिक विक्री कार्यालय
  • फील्ड अॅप्लिकेशन इंजिनीअर (FAE)
  • तांत्रिक सहाय्य

समर्थनासाठी ग्राहकांनी त्यांच्या वितरक, प्रतिनिधी किंवा फील्ड अॅप्लिकेशन इंजिनीअर (FAE) शी संपर्क साधावा. ग्राहकांच्या मदतीसाठी स्थानिक विक्री कार्यालये देखील उपलब्ध आहेत. या दस्तऐवजाच्या मागील बाजूस विक्री कार्यालये आणि स्थानांची सूची समाविष्ट केली आहे. च्या माध्यमातून तांत्रिक सहाय्य उपलब्ध आहे web येथे साइट: http://microchip.com/support

मायक्रोचिप उत्पादनांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:

  • मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये समाविष्ट असलेल्या वैशिष्ट्यांची पूर्तता करतात.
  • मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब इच्छित पद्धतीने, ऑपरेटिंग वैशिष्ट्यांमध्ये आणि सामान्य परिस्थितीत वापरल्यास सुरक्षित आहे.
  • मायक्रोचिप त्याच्या बौद्धिक संपदा अधिकारांचे मूल्य आणि आक्रमकपणे संरक्षण करते. मायक्रोचिप उत्पादनाच्या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याचा प्रयत्न कठोरपणे प्रतिबंधित आहे आणि डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन करू शकते.
  • मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत ​​आहोत. कोड संरक्षण सतत विकसित होत आहे. मायक्रोचिप आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहे.

हे प्रकाशन आणि यातील माहिती केवळ मायक्रोचिप उत्पादनांसह वापरली जाऊ शकते, ज्यामध्ये तुमच्या अनुप्रयोगासह मायक्रोचिप उत्पादनांची रचना, चाचणी आणि एकत्रीकरण समाविष्ट आहे. या माहितीचा इतर कोणत्याही प्रकारे वापर या अटींचे उल्लंघन करते. डिव्‍हाइस अ‍ॅप्लिकेशन्सशी संबंधित माहिती केवळ तुमच्या सोयीसाठी प्रदान केली जाते आणि ती अपडेट्सद्वारे बदलली जाऊ शकते. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे. अतिरिक्त समर्थनासाठी तुमच्या स्थानिक मायक्रोचिप विक्री कार्यालयाशी संपर्क साधा किंवा येथे अतिरिक्त समर्थन मिळवा https://www.microchip.com/en-us/support/designhelp/client-support-services.

ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. MICROCHIP कोणत्याही प्रकारचे प्रतिनिधित्व करत नाही किंवा कोणत्याही प्रकारची युद्ध-मंजुषा देत नाही, मग ते कोणत्याही प्रकारची व्यक्त किंवा निहित, लिखित किंवा मौखिक, वैधानिक किंवा अन्यथा, मर्यादित नसलेल्या परंतु मर्यादित नसलेल्या माहितीशी संबंधित , व्यापारीता आणि विशिष्ट हेतूसाठी योग्यता, किंवा त्याची स्थिती, गुणवत्ता किंवा कार्यप्रदर्शन यांच्याशी संबंधित हमी. कोणत्याही परिस्थितीत मायक्रोचिप जबाबदार असणार नाही - प्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक, किंवा परिणामी नुकसान, नुकसान, खर्च किंवा कोणत्याही प्रकारच्या खर्चासाठी, कोणत्याही कारणास्तव संबंधित, संबंधित जर मायक्रोचिपचा सल्ला दिला गेला असेल संभाव्यता किंवा हानी पूर्वकल्पित आहेत.

कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहिती किंवा तिच्या वापराशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची संपूर्ण उत्तरदायित्व, जर तुम्हाला काही असेल तर, शुल्काच्या रकमेपेक्षा जास्त नसेल. माहिती. लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.

ट्रेडमार्क

मायक्रोचिपचे नाव आणि लोगो, मायक्रोचिप लोगो, Adaptec, AnyRate, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KKLEXLAX, लिंक्स, लिंक्स, लिंक्स maXTouch, MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpySTgo, SFNSTgo, SFNICS , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, आणि XMEGA हे यूएसए आणि इतर देशांमध्ये मायक्रोचिप टेक्नॉलॉजी इनकॉर्पोरेटेडचे ​​नोंदणीकृत ट्रेडमार्क आहेत. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch

Flashtec, हायपर स्पीड कंट्रोल, हायपरलाइट लोड, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus लोगो, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCusium, TimeCusium, टाइमप्रोविड TrueTime, WinPath, आणि ZL हे यूएसए संलग्न की सप्रेशन, AKS, अॅनालॉग-फॉर-द-डिजिटल एज, एनी कॅपेसिटर, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, Cryputation, बॉडीकॉम, ॲनालॉग-फॉर-द-डिजिटल एज, मधील मायक्रोचिप तंत्रज्ञानाचे नोंदणीकृत ट्रेडमार्क आहेत. , CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, डायनॅमिक अॅव्हरेज मॅचिंग, DAM, ECAN, एस्प्रेसो T1S, इथरग्रीन, ग्रिडटाइम, IdealBridge इन-सर्किट सीरियल प्रोग्रामिंग, ICSP, INICTELLICKNET, इन-कनेक्‍टेटिव्हिटी, इन-कनेक्‍टिव्हिटी -चालू -डिस्प्ले, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM एक्सप्रेस

NVMe, सर्वज्ञ कोड जनरेशन, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBHY, स्मार्ट SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, आणि ZENA हे यूएसए आणि इतर देशांमध्ये अंतर्भूत मायक्रोचिप तंत्रज्ञानाचे ट्रेडमार्क आहेत. SQTP हे मायक्रोचिप टेक्नॉलॉजीचे एक सर्व्हिस मार्क आहे जे यूएसए मध्ये अंतर्भूत केले आहे Adaptec लोगो, फ्रिक्वेन्सी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नॉलॉजी, Symmcom आणि ट्रस्टेड टाइम हे इतर देशांमध्ये मायक्रोचिप टेक्नॉलॉजी इंक. चे नोंदणीकृत ट्रेडमार्क आहेत. GestIC हा मायक्रोचिप टेक्नॉलॉजी जर्मनी II GmbH & Co. KG चा नोंदणीकृत ट्रेडमार्क आहे, जो इतर देशांतील Microchip Technology Inc. ची उपकंपनी आहे. येथे नमूद केलेले इतर सर्व ट्रेडमार्क त्यांच्या संबंधित कंपन्यांची मालमत्ता आहेत. © 2022, Microchip Technology Incorporated आणि त्याच्या उपकंपन्या. सर्व हक्क राखीव. ISBN: 978-1-6683-0216-3

मायक्रोचिपच्या क्वालिटी मॅनेजमेंट सिस्टम्सच्या माहितीसाठी, कृपया भेट द्या www.microchip.com/quality.

जगभरातील विक्री आणि सेवा

अमेरिका
कॉर्पोरेट ऑफिस 2355 वेस्ट चांडलर Blvd. चांडलर, AZ 85224-6199

तांत्रिक समर्थन:

DS00004514A-पृष्ठ 30 2022 Microchip Technology Inc. आणि त्याच्या उपकंपन्या

कागदपत्रे / संसाधने

मायक्रोचिप LAN8814 हार्डवेअर डिझाइन चेकलिस्ट [pdf] वापरकर्ता मार्गदर्शक
LAN8814 हार्डवेअर डिझाइन चेकलिस्ट, LAN8814, हार्डवेअर डिझाइन चेकलिस्ट, डिझाइन चेकलिस्ट

संदर्भ

संबंधित पोस्ट

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *