मायक्रोचिप कोर१६५५० युनिव्हर्सल असिंक्रोनस रिसीव्हर ट्रान्समीटर

परिचय

Core16550 हे एक मानक युनिव्हर्सल असिंक्रोनस रिसीव्हर-ट्रान्समीटर (UART) आहे जे मोठ्या प्रमाणावर वापरल्या जाणाऱ्या 16550 डिव्हाइससह सॉफ्टवेअर सुसंगतता सुनिश्चित करते. ते मोडेम किंवा इतर सिरीयल डिव्हाइसेसमधून इनपुटसाठी सिरीयल-टू-पॅरलल डेटा रूपांतरण हाताळते आणि CPU मधून या डिव्हाइसेसवर पाठवलेल्या डेटासाठी समांतर-टू-सिरीयल रूपांतरण करते.
ट्रान्समिशन दरम्यान, डेटा UART च्या ट्रान्समिट फर्स्ट-इन, फर्स्ट-आउट (FIFO) बफरमध्ये समांतर लिहिला जातो. त्यानंतर डेटा आउटपुटसाठी अनुक्रमित केला जातो. प्राप्त करताना, UART येणारा अनुक्रमिक डेटा समांतरमध्ये रूपांतरित करतो आणि प्रोसेसरसाठी सुलभ प्रवेश सक्षम करतो.
१६५५० UART चा एक सामान्य वापर खालील आकृतीमध्ये दर्शविला आहे.

आकृती १. ठराविक १६५५० अनुप्रयोग

तक्ता १. Core16550 सारांश

प्रमुख वैशिष्ट्ये
Core16550 ची प्रमुख वैशिष्ट्ये खालीलप्रमाणे आहेत:

• CPU ला सादर होणाऱ्या इंटरप्ट्सची संख्या कमी करण्यासाठी ट्रान्समीटर आणि रिसीव्हर प्रत्येकी 16-बाइट पर्यंत FIFO सह बफर केलेले असतात.
• मानक असिंक्रोनस कम्युनिकेशन बिट्स (स्टार्ट, स्टॉप आणि पॅरिटी) जोडते किंवा काढून टाकते.
• स्वतंत्रपणे नियंत्रित ट्रान्समिट, रिसीव्ह, लाइन स्टेटस आणि डेटा सेट इंटरप्ट्स
• प्रोग्रामेबल बॉड जनरेटर
• मोडेम नियंत्रण कार्ये (CTSn, RTSn, DSRn, DTRn, RIn आणि DCDn).
• प्रगत पेरिफेरल बस (APB) रजिस्टर इंटरफेस

बंद केलेली वैशिष्ट्ये
या आवृत्तीतून व्हेरी हाय स्पीड इंटिग्रेटेड सर्किट (VHSIC) हार्डवेअर डिस्क्रिप्शन लँग्वेज (VHDL) सपोर्ट बंद केला जाईल.
Core16550 चेंज लॉग माहिती
हा विभाग सर्वसमावेशक ओव्हर प्रदान करतोview नवीन समाविष्ट केलेल्या वैशिष्ट्यांपैकी, सर्वात अलीकडील प्रकाशनापासून सुरुवात.

आवृत्ती	नवीन काय आहे
कोर१६५५० v३.४	Core16550 मध्ये रजिस्टर नाव म्हणून सिस्टम व्हेरिलॉग कीवर्ड "ब्रेक" वापरला जातो ज्यामुळे सिंटॅक्स एररची समस्या निर्माण होत होती. ही समस्या सोडवण्यासाठी कीवर्ड दुसऱ्या नावाने बदलण्यात आला आहे. PolarFire® कुटुंब समर्थन जोडले
कोर१६५५० v३.४	रेडिएशन-टॉलरंट FPGA (RTG4™) कुटुंब समर्थन जोडले

1. फंक्शनल ब्लॉक वर्णन (प्रश्न विचारा)
   खालील आकृतीमध्ये दाखवल्याप्रमाणे, हा विभाग अंतर्गत ब्लॉक आकृतीच्या प्रत्येक घटकाचे संक्षिप्त वर्णन प्रदान करतो.
   आकृती १-१. कोर१६५५० ब्लॉक डायग्राम
   

अंतर्गत ब्लॉक डायग्रामचे घटक (प्रश्न विचारा)
खालील विभाग अंतर्गत ब्लॉक आकृतीच्या घटकांबद्दल माहिती प्रदान करतो.

1. RWControl (प्रश्न विचारा)
   RWControl ब्लॉक सिस्टमच्या प्रोसेसर (समांतर) बाजूशी संप्रेषण हाताळण्यासाठी जबाबदार आहे. अंतर्गत रजिस्टर्सचे सर्व लेखन आणि वाचन या ब्लॉकद्वारे पूर्ण केले जाते.
2. UART_Reg (प्रश्न विचारा)
   UART_Reg ब्लॉकमध्ये सर्व डिव्हाइस इंटरनल रजिस्टर असतात.
3. आरएक्सब्लॉक (प्रश्न विचारा)
   हा रिसीव्हर ब्लॉक आहे. RXBlock येणारा सिरीयल शब्द प्राप्त करतो. तो 5, 6, 7 किंवा 8 बिट्स सारख्या डेटा रुंदी ओळखण्यासाठी प्रोग्राम करण्यायोग्य आहे; विविध पॅरिटी सेटिंग्ज, जसे की सम, विषम किंवा नो-पॅरिटी; आणि 1, 1½ आणि 2 बिट्स सारख्या वेगवेगळ्या स्टॉप बिट्स. RXBlock इनपुट डेटा स्ट्रीममधील त्रुटी तपासतो, जसे की ओव्हररन एरर्स, फ्रेम एरर्स, पॅरिटी एरर्स आणि ब्रेक एरर्स. जर येणाऱ्या शब्दात कोणतीही समस्या नसेल, तर तो रिसीव्हर FIFO मध्ये ठेवला जातो.
4. इंटरप्ट कंट्रोल (प्रश्न विचारा)
   इंटरप्ट कंट्रोल ब्लॉक प्रोसेसरला इंटरप्ट सिग्नल परत पाठवतो, जो FIFO च्या स्थितीनुसार आणि त्याच्या प्राप्त आणि प्रसारित डेटावर अवलंबून असतो. इंटरप्ट आयडेंटिफिकेशन रजिस्टर इंटरप्टची पातळी प्रदान करतो. रिक्त ट्रान्समिशन/रिसीप्ट बफर (किंवा FIFO), कॅरेक्टर प्राप्त करण्यात त्रुटी किंवा प्रोसेसरचे लक्ष आवश्यक असलेल्या इतर परिस्थितींसाठी इंटरप्ट पाठवले जातात.
5. बॉड रेट जनरेटर (प्रश्न विचारा)
   हा ब्लॉक इनपुट PCLK घेतो आणि त्याला प्रोग्राम केलेल्या मूल्याने (१ ते २१६ - १ पर्यंत) विभाजित करतो. ट्रान्समिशन क्लॉक (BAUDOUT) तयार करण्यासाठी निकाल १६ ने विभाजित केला जातो.
6. TXBlock (प्रश्न विचारा)
   ट्रान्समिट ब्लॉक ट्रान्समिट FIFO मध्ये लिहिलेल्या डेटाचे ट्रान्समिशन हाताळतो. ते ट्रान्समिट होणाऱ्या डेटामध्ये आवश्यक स्टार्ट, पॅरिटी आणि स्टॉप बिट्स जोडते जेणेकरून रिसीव्हिंग डिव्हाइस योग्य एरर हँडलिंग आणि रिसीव्हिंग करू शकेल.

सॉफ्टवेअर इंटरफेस (प्रश्न विचारा)
या विभागात Core16550 रजिस्टर व्याख्या आणि पत्ता मॅपिंगचे वर्णन केले आहे. खालील तक्ता Core16550 रजिस्टर सारांश दर्शवितो.

PADDR[८:५] (पत्ता)	डिव्हायझर लॅच अ‍ॅक्सेस बिट1 (डीएलएबी)	नाव	प्रतीक	डीफॉल्ट (रीसेट) मूल्य	बिट्सची संख्या	वाचा/लिहा
00	0	रिसीव्हर बफर रजिस्टर	RBR	XX	8	R
00	0	ट्रान्समीटर होल्डिंग रजिस्टर	THR	XX	8	W
00	1	डिव्हायझर लॅच (LSB)	डीएलआर	01 ता	8	R/W
04	1	डिव्हायझर लॅच (MSB)	DMR	00 ता	8	R/W
04	0	व्यत्यय सक्षम नोंदणी	IER	00 ता	8	R/W
08	X	इंटरप्ट आयडेंटिफिकेशन रजिस्टर	आयआयआर	C1h	8	R
08	X	FIFO नियंत्रण नोंदणी	FCR	01 ता	8	W
0C	X	रेषा नियंत्रण नोंदणी	LCR	00 ता	8	R/W
10	X	मोडेम नियंत्रण नोंदणी	MCR	00 ता	8	R/W
14	X	लाइन स्टेटस रजिस्टर	LSR	60 ता	8	R
18	X	मोडेम स्टेटस रजिस्टर	एमएसआर	00 ता	8	R
1C	X	स्क्रॅच रजिस्टर	SR	00 ता	8	R/W

महत्वाचे

DLAB हे लाइन कंट्रोल रजिस्टर (LCR बिट 7) चे MSB आहे.

रिसीव्हर बफर रजिस्टर (प्रश्न विचारा)
रिसीव्हर बफर रजिस्टर खालील तक्त्यामध्ये परिभाषित केले आहे.
तक्ता १-२. रिसीव्हर बफर रजिस्टर (केवळ वाचनीय)—पत्ता ० DLAB ०

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
११०..१२१	RBR	XX	०..फफह	प्राप्त डेटा बिट्स. बिट ० हा LSB आहे आणि तो पहिला प्राप्त झालेला बिट आहे.

ट्रान्समीटर होल्डिंग रजिस्टर (प्रश्न विचारा)
ट्रान्समीटर होल्डिंग रजिस्टर खालील तक्त्यामध्ये परिभाषित केले आहे.
तक्ता १-३. ट्रान्समीटर होल्डिंग रजिस्टर—फक्त लिहा

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
११०..१२१	THR	XX	०..फफह	डेटा बिट्स प्रसारित करण्यासाठी. बिट 0 हा LSB आहे आणि तो प्रथम प्रसारित केला जातो.

FIFO नियंत्रण नोंदणी (प्रश्न विचारा)
FIFO नियंत्रण नोंदणी खालील तक्त्यामध्ये परिभाषित केली आहे.

बिट्स (७:४)	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
0	1	0, 1	ट्रान्सीव्हर (Tx) आणि रिसीव्हर (Rx) दोन्ही FIFO सक्षम करते. इतर FCR बिट्स लिहिताना हा बिट 1 वर सेट करणे आवश्यक आहे अन्यथा ते प्रोग्राम केले जाणार नाहीत. 0: अक्षम 1: सक्षम
1	0	0, 1	Rx FIFO मधील सर्व बाइट्स साफ करते आणि त्याचे काउंटर लॉजिक रीसेट करते. शिफ्ट रजिस्टर साफ केलेले नाही. 0: अक्षम 1: सक्षम
2	0	0, 1	Tx FIFO मधील सर्व बाइट्स साफ करते आणि त्याचे काउंटर लॉजिक रीसेट करते. शिफ्ट रजिस्टर साफ केलेले नाही. 0: अक्षम 1: सक्षम
3	0	0, 1	०: सिंगल ट्रान्सफर डीएमए: सीपीयू बस सायकल दरम्यान केलेले ट्रान्सफर १: मल्टी-ट्रान्सफर डीएमए: Rx FIFO रिकामा होईपर्यंत किंवा ट्रान्समिशन सिस्टम ऑपरेटर (TSO) ट्रान्समिट (XMIT) FIFO भरेपर्यंत केलेले ट्रान्सफर. FCR[3] ला १ वर सेट करण्यासाठी FCR[0] १ वर सेट करणे आवश्यक आहे.
4, 5	0	0, 1	भविष्यातील वापरासाठी राखीव.
6, 7	0	0, 1	हे बिट्स Rx FIFO इंटरप्टसाठी ट्रिगर लेव्हल सेट करण्यासाठी वापरले जातात. 7 6 Rx FIFO ट्रिगर लेव्हल (बाइट्स) 0 0 01 0 1 04 1 0 08 1 1 14

विभाजक नियंत्रण नोंदणी (प्रश्न विचारा)
इनपुट रेफरन्स क्लॉक (PCLK) ला 16 ने आणि विभाजक मूल्याने भागून बॉड रेट (BR) घड्याळ तयार केले जाते.

खालील तक्त्यामध्ये एक माजीamp१८.४३२ MHz संदर्भ घड्याळ वापरताना इच्छित BR साठी विभाजक मूल्यांचे le.
तक्ता १-५. विभाजक लॅच (LS आणि MS)

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
११०..१२१	डीएलआर	01 ता	०..फफह	विभाजक मूल्याचा LSB
११०..१२१	DMR	00 ता	०..फफह	विभाजक मूल्याचा MSB

तक्ता १-६. १८.४३२ मेगाहर्ट्झ संदर्भ घड्याळासाठी बॉड दर आणि विभाजक मूल्ये

बॉड रेट	दशांश विभाजक (विभाजक मूल्य)	टक्केवारी त्रुटी
50	23040	0.0000%
75	15360	0.0000%
110	10473	-0.2865%
134.5	8565	0.0876%
150	7680	0.0000%
300	3840	0.0000%
600	1920	0.0000%
1,200	920	4.3478%
1,800	640	0.0000%

बॉड रेट	दशांश विभाजक (विभाजक मूल्य)	टक्केवारी त्रुटी
2,000	576	0.0000%
2,400	480	0.0000%
3,600	320	0.0000%
4,800	240	0.0000%
7,200	160	0.0000%
9,600	120	0.0000%
19,200	60	0.0000%
38,400	30	0.0000%
56,000	21	-2.0408%

इंटरप्ट नोंदणी सक्षम करा (प्रश्न विचारा)
इंटरप्ट सक्षम रजिस्टर खालील तक्त्यामध्ये परिभाषित केले आहे.
तक्ता १-७. इंटरप्ट रजिस्टर सक्षम करा

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्य	कार्य
0	ईआरबीएफआय	0	0, 1	"प्राप्त डेटा उपलब्ध व्यत्यय" सक्षम करते 0: अक्षम 1: सक्षम
1	ईटीबीईआय	0	0, 1	"ट्रान्समीटर होल्डिंग रजिस्टर एम्प्टी इंटरप्ट" सक्षम करते 0: अक्षम केले 1: सक्षम
2	ईएलएसआय	0	0, 1	"रिसीव्हर लाइन स्टेटस इंटरप्ट" सक्षम करते 0: अक्षम केले 1: सक्षम
3	ईडीएसएसआय	0	0, 1	"मोडेम स्टेटस इंटरप्ट" सक्षम करते ०: अक्षम केले 1: सक्षम
११०..१२१	राखीव	0	0	नेहमी 0

इंटरप्ट आयडेंटिफिकेशन रजिस्टर (प्रश्न विचारा)
इंटरप्ट आयडेंटिफिकेशन रजिस्टर खालील तक्त्यात सूचीबद्ध आहे. तक्ता १-८. इंटरप्ट आयडेंटिफिकेशन रजिस्टर

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
११०..१२१	आयआयआर	1h	०..च	ओळख बिट्समध्ये व्यत्यय आणा.
११०..१२१	राखीव	00	00	नेहमी 00
११०..१२१	मोड	11	11	११: FIFO मोड

इंटरप्ट आयडेंटिफिकेशन रजिस्टर फील्ड खालील तक्त्यामध्ये परिभाषित केले आहे.

तक्ता १-९. इंटरप्ट आयडेंटिफिकेशन रजिस्टर फील्ड (IIR)

IIR मूल्य[3:0)]	प्राधान्य स्तर	व्यत्यय प्रकार	इंटरप्ट सोर्स	इंटरप्ट रीसेट कंट्रोल
0110	सर्वोच्च	रिसीव्हर लाइन स्थिती	ओव्हररन एरर, पॅरिटी एरर, फ्रेमिंग एरर किंवा ब्रेक इंटरप्ट	लाइन स्टेटस रजिस्टर वाचणे
0100	दुसरा	मिळालेला डेटा उपलब्ध आहे	रिसीव्हर डेटा उपलब्ध आहे	रिसीव्हर बफर रजिस्टर वाचणे किंवा FIFO ट्रिगर पातळीपेक्षा खाली येते

टेबल 1-9. इंटरप्ट आयडेंटिफिकेशन रजिस्टर फील्ड (IIR) (चालू)
IIR मूल्य[3:0)]	प्राधान्य स्तर	व्यत्यय प्रकार	इंटरप्ट सोर्स	इंटरप्ट रीसेट कंट्रोल
1100	दुसरा	वर्ण कालबाह्य संकेत	शेवटच्या चार वर्ण काळात Rx FIFO मधील कोणतेही वर्ण वाचले गेले नाहीत आणि या काळात त्यात किमान एक वर्ण होता.	रिसीव्हर बफर रजिस्टर वाचणे
0010	तिसरा	ट्रान्समीटर होल्डिंग रजिस्टर रिकामे आहे.	ट्रान्समीटर होल्डिंग रजिस्टर रिकामे आहे.	IIR वाचणे किंवा ट्रान्समीटर होल्डिंग रजिस्टरमध्ये लिहिणे
0000	चौथा	मोडेम स्थिती	पाठवण्यासाठी साफ करा, डेटा सेट तयार करा, रिंग इंडिकेटर किंवा डेटा कॅरियर डिटेक्ट करा	मॉडर्न स्टेटस रजिस्टर वाचणे

 लाइन कंट्रोल रजिस्टर (प्रश्न विचारा)
लाइन कंट्रोल रजिस्टर खालील तक्त्यात सूचीबद्ध आहे. तक्ता १-१०. लाइन कंट्रोल रजिस्टर

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
११०..१२१	WLS	0	0..3 ता	शब्द लांबी निवडा ००: ५ बिट 01:6 बिट्स 10:7 बिट्स 11:8 बिट्स
2	एसटीबी	0	0, 1	स्टॉप बिट्सची संख्या ०: १ स्टॉप बिट १: १½ स्टॉप बिट्स जेव्हा WLS = ०० २: इतर प्रकरणांमध्ये स्टॉप बिट्स
3	पेन	0	0, 1	पॅरिटी सक्षम ०: अक्षम १: सक्षम. ट्रान्समिशनमध्ये पॅरिटी जोडली जाते आणि रिसीव्हिंगमध्ये तपासली जाते.
4	EPS	0	0, 1	सम समता निवडा ०: विषम समता १ : सम समता
5	SP	0	0, 1	स्टिक पॅरिटी ०: अक्षम 1: सक्षम स्टिक पॅरिटी सक्षम केल्यावर पॅरिटी तपशील खालीलप्रमाणे आहेत: बिट्स ४..३ ११:० हा पॅरिटी बिट म्हणून पाठवला जाईल आणि चेक इन रिसीव्हिंग केले जाईल. ११:० हा पॅरिटी बिट म्हणून पाठवला जाईल आणि चेक इन रिसीव्हिंग केले जाईल.
6	SB	0	0, 1	सेट ब्रेक ०: अक्षम १: ब्रेक सेट करा. SOUT ला ० वर सक्ती केली जाते. याचा ट्रान्समीटर लॉजिकवर कोणताही परिणाम होत नाही. बिट ० वर सेट करून ब्रेक अक्षम केला जातो.
7	DLAB	0	0, 1	डिव्हायझर लॅच अ‍ॅक्सेस बिट ०: अक्षम. सामान्य अ‍ॅड्रेसिंग मोड वापरात आहे. १: सक्षम. ० आणि १ पत्त्यावर वाचन किंवा लेखन ऑपरेशन दरम्यान डिव्हायझर लॅच रजिस्टर्समध्ये प्रवेश सक्षम करते.

मोडेम कंट्रोल रजिस्टर (प्रश्न विचारा)
मोडेम कंट्रोल रजिस्टर खालील तक्त्यात सूचीबद्ध आहे.

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
0	डीटीआर	0	0, 1	डेटा टर्मिनल रेडी (DTRn) आउटपुट नियंत्रित करते. ०: DTRn <= १ १: डीटीआरएन <= ०
1	RTS	0	0, 1	रिक्वेस्ट टू सेंड (RTSn) आउटपुट नियंत्रित करते. ०: RTSn <= १ १: आरटीएसएन <= ०
2	बाहेर १	0	0, 1	आउटपुट१ (OUT१n) सिग्नल नियंत्रित करते. ०: OUT१n <= १ १: बाहेर१एन <= ०
3	बाहेर १	0	0, 1	आउटपुट१ (OUT१n) सिग्नल नियंत्रित करते. ०: OUT१n <= १ १: बाहेर१एन <= ०
4	पळवाट	0	0, 1	लूप सक्षम बिट 0: अक्षम १: सक्षम. लूप मोडमध्ये खालील गोष्टी घडतात: SOUT 1 वर सेट केले आहे. SIN, DSRn, CTSn, RIn आणि DCDn इनपुट डिस्कनेक्ट केले आहेत. ट्रान्समीटर शिफ्ट रजिस्टरचे आउटपुट रिसीव्हर शिफ्ट रजिस्टरमध्ये परत वळवले आहे. मोडेम कंट्रोल आउटपुट (DTRn, RTSn, OUT1n आणि OUT2n) आहेत. मोडेम कंट्रोल इनपुटशी अंतर्गत जोडलेले असतात आणि मोडेम कंट्रोल आउटपुट पिन 1 वर सेट केले जातात. लूपबॅक मोडमध्ये, प्रसारित डेटा त्वरित प्राप्त होतो, ज्यामुळे CPU UART चे ऑपरेशन तपासू शकतो. इंटरप्ट्स लूप मोडमध्ये कार्यरत आहेत.
११०..१२१	राखीव	0h	0	राखीव

लाईन स्टेटस रजिस्टर (प्रश्न विचारा)
लाइन स्टेटस रजिस्टर खालील तक्त्यामध्ये परिभाषित केले आहे.
तक्ता १-१२. लाईन स्टेटस रजिस्टर—केवळ वाचनीय

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
0	DR	0	0, 1	डेटा रेडी इंडिकेटर जेव्हा डेटा बाइट प्राप्त होतो आणि रिसीव्ह बफर किंवा FIFO मध्ये संग्रहित केला जातो तेव्हा 1. जेव्हा CPU रिसीव्ह बफर किंवा FIFO मधून डेटा वाचतो तेव्हा DR 0 वर साफ होतो.
1	OE	0	0, 1	ओव्हररन एरर इंडिकेटर हे दर्शवते की CPU ने रिसीव्ह बफरमधून बाइट वाचण्यापूर्वी नवीन बाइट प्राप्त झाला होता आणि पूर्वीचा डेटा बाइट नष्ट झाला आहे. CPU लाइन स्टेटस रजिस्टर वाचतो तेव्हा OE साफ होतो. जर डेटा ट्रिगर लेव्हलच्या पलीकडे FIFO भरत राहिला, तर FIFO भरल्यानंतर आणि पुढील कॅरेक्टर पूर्णपणे भरल्यानंतर ओव्हररन एरर येते. शिफ्ट रजिस्टरमध्ये प्राप्त झाले. शिफ्ट रजिस्टरमधील वर्ण ओव्हरराईट केला जातो, परंतु तो FIFO मध्ये हस्तांतरित केला जात नाही.
2	PE	0	0, 1	पॅरिटी एरर इंडिकेटर प्राप्त झालेल्या बाइटमध्ये पॅरिटी एरर असल्याचे दर्शविते. जेव्हा CPU लाइन स्टेटस रजिस्टर वाचतो तेव्हा PE साफ होतो. जेव्हा त्याचा संबंधित कॅरेक्टर FIFO च्या वर असतो तेव्हा CPU ला ही एरर दिसून येते.
3	FE	0	0, 1	फ्रेमिंग एरर इंडिकेटर प्राप्त झालेल्या बाइटमध्ये वैध स्टॉप बिट नसल्याचे दर्शविते. जेव्हा CPU लाइन स्टेटस रजिस्टर वाचते तेव्हा FE साफ होते. फ्रेमिंग एररनंतर UART पुन्हा सिंक्रोनाइझ करण्याचा प्रयत्न करेल. हे करण्यासाठी, ते असे गृहीत धरते की फ्रेमिंग एरर पुढील स्टार्ट बिटमुळे झाली होती, म्हणून तेampहा स्टार्ट बिट दोनदा वापरतो आणि नंतर डेटा प्राप्त करण्यास सुरुवात करतो. जेव्हा त्याचा संबंधित कॅरेक्टर FIFO च्या शीर्षस्थानी असतो तेव्हा ही त्रुटी CPU ला दिसून येते.

तक्ता 1-12. लाईन स्टेटस रजिस्टर—केवळ वाचनीय (चालू)
बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
4	BI	0	0, 1	ब्रेक इंटरप्ट इंडिकेटर प्राप्त झालेला डेटा ० वर आहे, जो पूर्ण शब्द प्रसारण वेळेपेक्षा जास्त आहे (प्रारंभ बिट + डेटा बिट्स + पॅरिटी + स्टॉप बिट्स). जेव्हा सीपीयू लाइन स्टेटस रजिस्टर वाचतो तेव्हा बीआय साफ होतो. जेव्हा सीपीयूशी संबंधित कॅरेक्टर FIFO च्या वर असतो तेव्हा ही एरर सीपीयूला दिसून येते. जेव्हा ब्रेक होतो तेव्हा फक्त एक शून्य कॅरेक्टर FIFO मध्ये लोड केला जातो.
5	तीन	1	0, 1	ट्रान्समीटर होल्डिंग रजिस्टर एम्प्टी (THRE) इंडिकेटर हे दर्शवते की UART नवीन डेटा बाइट प्रसारित करण्यास तयार आहे. इंटरप्ट सक्षम रजिस्टरमधील बिट १ (ETBEI) १ असताना THRE CPU मध्ये इंटरप्ट निर्माण करते. जेव्हा TX FIFO रिकामा असतो तेव्हा हा बिट सेट केला जातो. जेव्हा TX FIFO मध्ये किमान एक बाइट लिहिला जातो तेव्हा तो साफ होतो.
6	टीईएमटी	1	0, 1	ट्रान्समीटर रिकामा सूचक जेव्हा ट्रान्समीटर FIFO आणि Shift रजिस्टर दोन्ही रिकामे असतात तेव्हा हा बिट 1 वर सेट केला जातो.
7	आग	0	1	जेव्हा FIFO मध्ये किमान एक पॅरिटी एरर, फ्रेमिंग एरर किंवा ब्रेक इंडिकेशन असते तेव्हा हा बिट सेट केला जातो. जर FIFO मध्ये त्यानंतरच्या कोणत्याही एरर नसतील तर CPU LSR वाचतो तेव्हा FIER साफ होतो.

मोडेम स्टेटस रजिस्टर (प्रश्न विचारा)
मोडेम स्टेटस रजिस्टर खालील तक्त्यात सूचीबद्ध आहे.
तक्ता १-१३. मोडेम स्थिती नोंदणी—केवळ वाचनीय

बिट्स	नाव	डीफॉल्ट स्थिती	वैध राज्ये	कार्य
0	डीसीटीएस	0	0, 1	डेल्टा क्लियर टू सेंड इंडिकेटर. CPU ने शेवटच्या वेळी वाचल्यापासून CTSn इनपुटची स्थिती बदलली आहे असे दर्शवते.
1	डीडीएसआर	0	0, 1	डेल्टा डेटा सेट रेडी इंडिकेटर CPU ने शेवटच्या वेळी वाचल्यापासून DSRn इनपुटची स्थिती बदलली आहे असे दर्शवते.
2	तेरी	0	0, 1	रिंग इंडिकेटर डिटेक्टरचा मागचा कडा. RI इनपुट 0 वरून 1 वर बदलला आहे हे दर्शवितो.
3	डीडीसीडी	0	0, 1	डेल्टा डेटा कॅरियर डिटेक्ट इंडिकेटर दर्शवितो की डीसीडी इनपुटची स्थिती बदलली आहे. टीप: जेव्हा जेव्हा बिट ०, १, २ किंवा ३ १ वर सेट केले जाते तेव्हा मोडेम स्टेटस इंटरप्ट निर्माण होतो.
4	CTS	0	0, 1	पाठवायला साफ करा CTSn इनपुटचा पूरक. जेव्हा मोडेम कंट्रोल रजिस्टर (MCR) चा बिट ४ हा १ (लूप) वर सेट केला जातो, तेव्हा हा बिट MCR मधील DTR च्या समतुल्य असतो.
5	DSR	0	0, 1	डेटा सेट सज्ज DSR इनपुटचा पूरक. जेव्हा MCR चा बिट ४ हा १ (लूप) वर सेट केला जातो, तेव्हा हा बिट MCR मधील RTSn च्या समतुल्य असतो.
6	RI	0	0, 1	रिंग इंडिकेटर RIn इनपुटचा पूरक. जेव्हा MCR चा बिट ४ हा १ (लूप) वर सेट केला जातो, तेव्हा हा बिट MCR मधील OUT1 च्या समतुल्य असतो.
7	डीसीडी	0	0, 1	डेटा वाहक शोध DCDn इनपुटचा पूरक. जेव्हा MCR चा बिट ४ हा १ (लूप) वर सेट केला जातो, तेव्हा हा बिट MCR मधील OUT2 च्या समतुल्य असतो.

स्क्रॅच रजिस्टर (प्रश्न विचारा)
स्क्रॅच रजिस्टर खालील तक्त्यामध्ये परिभाषित केले आहे.

बिट्स	नाव	डीफॉल्ट स्थिती	कार्य
११०..१२१	SCR	00 ता	CPU साठी वाचन/लेखन रजिस्टर. UART ऑपरेशनवर कोणताही परिणाम होणार नाही.

टूल फ्लो (प्रश्न विचारा)
हा विभाग साधन प्रवाहांबद्दल तपशील प्रदान करतो.

 स्मार्टडिझाइन (एक प्रश्न विचारा)
Core16550 हे स्मार्टडिझाइन आयपी डिप्लॉयमेंट डिझाइन वातावरणात डाउनलोड करण्यासाठी उपलब्ध आहे. कोर स्मार्टडिझाइनमधील कॉन्फिगरेशन GUI वापरून कॉन्फिगर केला आहे, खालील आकृती पहा.
स्मार्टडिझाइनचा वापर कोर इन्स्टंटिएट करण्यासाठी, कॉन्फिगर करण्यासाठी, कनेक्ट करण्यासाठी आणि जनरेट करण्यासाठी कसा करायचा याबद्दल माहितीसाठी, स्मार्टडिझाइन वापरकर्ता मार्गदर्शक पहा.

आकृती २-१. Core16550 कॉन्फिगरेशन 

सिम्युलेशन फ्लो (प्रश्न विचारा)
Core16550 साठी वापरकर्ता टेस्टबेंच सर्व प्रकाशनांमध्ये समाविष्ट आहे.
सिम्युलेशन चालवण्यासाठी, स्मार्टडिझाइनमधील युजर टेस्टबेंच फ्लो पर्याय निवडा आणि स्मार्टडिझाइन मेनू अंतर्गत जनरेट डिझाइनवर क्लिक करा. युजर टेस्टबेंच कोअर टेस्टबेंच कॉन्फिगरेशन GUI द्वारे निवडला जातो.
जेव्हा स्मार्टडिझाइन लिबेरो एसओसी प्रोजेक्ट जनरेट करते, तेव्हा ते वापरकर्ता टेस्टबेंच स्थापित करते. files.
वापरकर्ता टेस्टबेंच चालवण्यासाठी, Libero SoC Design Hierarchy पेनमध्ये Core16550 इंस्टंटिएशनवर डिझाइन रूट सेट करा आणि SoC Design Flow विंडोमधील सिम्युलेशन आयकॉनवर क्लिक करा. हे ModelSim® ला आवाहन करते आणि आपोआप सिम्युलेशन चालवते.

लिबेरो एसओसी मध्ये संश्लेषण (प्रश्न विचारा)
Libero SoC मधील Synthesis आयकॉनवर क्लिक करा. Synthesis विंडो दिसेल. Synplify® प्रोजेक्ट. जर Verilog वापरला जात असेल तर Synplify ला Verilog 2001 मानक वापरण्यासाठी सेट करा. Synthesis चालवण्यासाठी, Run आयकॉनवर क्लिक करा.

लिबेरो एसओसी मधील ठिकाण आणि मार्ग (प्रश्न विचारा)
डिझाइन रूट योग्यरित्या सेट करण्यासाठी आणि सिंथेसिस चालविण्यासाठी, Libero SoC मधील लेआउट आयकॉनवर क्लिक करा आणि डिझायनरची विनंती करा. Core16550 ला कोणत्याही विशेष प्लेस-अँड-रूट सेटिंग्जची आवश्यकता नाही.

Core16550 (एक प्रश्न विचारा)

हा विभाग या कोरमध्ये वापरल्या जाणाऱ्या पॅरामीटर्सबद्दल माहिती प्रदान करतो.

पॅरामीटर्स (प्रश्न विचारा)
Core16550 कोणत्याही उच्च-स्तरीय पॅरामीटर्सना समर्थन देत नाही.

कोर इंटरफेसेस (प्रश्न विचारा)

हा विभाग इनपुट आणि आउटपुट सारांश प्रदान करतो.

I/O सिग्नल वर्णन (प्रश्न विचारा)
खाली Core16550 I/O व्याख्यांची यादी दिली आहे.

नाव	प्रकार	ध्रुवीयता	वर्णन
PRESETN	इनपुट	कमी	मास्टर रीसेट
पीसीएलके	इनपुट	—	मास्टर घड्याळ PCLK ला डिव्हायझर रजिस्टर्सच्या मूल्याने भागले जाते. नंतर निकालाला १६ ने भागले जाते ज्यामुळे बॉड रेट मिळतो. परिणामी सिग्नल म्हणजे BAUDOUT सिग्नल. या पिनची वाढणारी धार सर्व इनपुट आणि आउटपुट सिग्नल स्ट्रोब करण्यासाठी वापरली जाते.
लिहा	इनपुट	उच्च	APB लेखन/वाचन सक्षम, सक्रिय-उच्च. जेव्हा उच्च असते, तेव्हा डेटा निर्दिष्ट पत्त्याच्या ठिकाणी लिहिला जातो. जेव्हा कमी असतो, तेव्हा डेटा निर्दिष्ट पत्त्याच्या स्थानावरून वाचला जातो.
PADDR[८:५]	इनपुट	—	एपीबी पत्ता ही बस CPU ला Core16550 च्या रजिस्टरच्या पत्त्याची लिंक प्रदान करते जिथे ते वाचले जाऊ शकते किंवा लिहिले जाऊ शकते.
PSEL	इनपुट	उच्च	एपीबी निवड जेव्हा हे PENABLE सोबत उच्च असते, तेव्हा Core16550 वर वाचन आणि लेखन सक्षम केले जाते.
PWDATA[7:0]	इनपुट	—	डेटा इनपुट बस या बसवरील डेटा एका लेखन चक्रादरम्यान पत्त्याच्या रजिस्टरमध्ये लिहिला जाईल.
पेनेबल	इनपुट	उच्च	APB सक्षम करा जेव्हा हे PSEL सोबत उच्च असते, तेव्हा Core16550 वर वाचन आणि लेखन सक्षम केले जाते.
PRDATA[7:0]	आउटपुट	—	डेटा आउटपुट बस ही बस वाचन चक्रादरम्यान संबोधित रजिस्टरचे मूल्य धारण करते.
सीटीएसएन	इनपुट	कमी	पाठवायला साफ करा हे सक्रिय-कमी सिग्नल एक इनपुट आहे जे जोडलेले डिव्हाइस (मॉडेम) डेटा स्वीकारण्यास तयार आहे हे दर्शवते. Core16550 ही माहिती मोडेम स्टेटस रजिस्टरद्वारे CPU ला पाठवते. हे रजिस्टर हे देखील दर्शवते की जर CTSn सिग्नल गेल्या वेळेपासून बदलला असेल, तर रजिस्टर वाचले गेले होते.
डीएसआरएन	इनपुट	कमी	डेटा सेट सज्ज हे सक्रिय-कमी सिग्नल एक इनपुट आहे जे जोडलेले डिव्हाइस (मॉडेम) Core16550 सह लिंक सेट करण्यासाठी केव्हा तयार आहे हे दर्शवते. Core16550 ही माहिती मोडेम स्टेटस रजिस्टरद्वारे CPU ला पाठवते. हे रजिस्टर शेवटच्या वेळी रजिस्टर वाचल्यापासून DSRn सिग्नल बदलला आहे का हे देखील दर्शवते.
डीसीडीएन	इनपुट	कमी	डेटा वाहक शोध हे सक्रिय-कमी सिग्नल एक इनपुट आहे जे जोडलेल्या डिव्हाइसने (मॉडेम) कॅरियर कधी शोधला आहे हे दर्शवते. Core16550 ही माहिती मोडेम स्टेटस रजिस्टरद्वारे CPU ला पाठवते. हे रजिस्टर शेवटच्या वेळी रजिस्टर वाचल्यापासून DCDn सिग्नल बदलला आहे का हे देखील दर्शवते.
SIN	इनपुट	—	सिरीयल इनपुट डेटा हा डेटा Core16550 मध्ये प्रसारित केला जातो. तो PCLK इनपुट पिनसह समक्रमित केला जातो.
रिन	इनपुट	कमी	रिंग इंडिकेटर हे सक्रिय-कमी सिग्नल एक इनपुट आहे जे जोडलेल्या डिव्हाइसने (मॉडेम) टेलिफोन लाईनवर रिंग सिग्नल कधी जाणवला हे दर्शविते. Core16550 ही माहिती मोडेम स्टेटस रजिस्टरद्वारे CPU ला पाठवते. हे रजिस्टर RIn ट्रेलिंग एज कधी जाणवला हे देखील दर्शवते.
SOUT	आउटपुट	—	सिरीयल आउटपुट डेटा हा डेटा Core16550 वरून प्रसारित केला जातो. तो BAUDOUT आउटपुट पिनसह समक्रमित केला जातो.
आरटीएसएन	आउटपुट	कमी	पाठवण्याची विनंती या सक्रिय-कमी आउटपुट सिग्नलचा वापर संलग्न उपकरणाला (मॉडेम) कळवण्यासाठी केला जातो की Core16550 डेटा पाठवण्यास तयार आहे. हे CPU द्वारे मोडेम कंट्रोल रजिस्टरद्वारे प्रोग्राम केले जाते.

तक्ता 4-1. I/O सिग्नल सारांश (चालू)
नाव	प्रकार	ध्रुवीयता	वर्णन
डीटीआरएन	आउटपुट	कमी	डेटा टर्मिनल तयार हा सक्रिय-कमी आउटपुट सिग्नल जोडलेल्या उपकरणाला (मॉडेम) सूचित करतो की Core16550 संप्रेषण दुवा स्थापित करण्यास तयार आहे. हे CPU द्वारे मोडेम कंट्रोल रजिस्टरद्वारे प्रोग्राम केले जाते.
बाहेर पडा	आउटपुट	कमी	आउटपुट 1 हे सक्रिय-कमी आउटपुट वापरकर्त्याने परिभाषित केलेले सिग्नल आहे. सीपीयू हे सिग्नल मोडेम कंट्रोल रजिस्टरद्वारे प्रोग्राम करते आणि उलट मूल्यावर सेट केले जाते.
बाहेर पडा	आउटपुट	कमी	आउटपुट 2 हा सक्रिय-कमी आउटपुट सिग्नल वापरकर्त्याने परिभाषित केलेला सिग्नल आहे. तो CPU द्वारे मोडेम कंट्रोल रजिस्टरद्वारे प्रोग्राम केला जातो आणि विरुद्ध मूल्यावर सेट केला जातो. प्रोग्राम केलेला.
INTR	आउटपुट	उच्च	प्रलंबित व्यत्यय हा सक्रिय-उच्च आउटपुट सिग्नल म्हणजे Core16550 मधील इंटरप्ट आउटपुट सिग्नल आहे. तो विशिष्ट घटनांवर सक्रिय होण्यासाठी प्रोग्राम केलेला आहे, ज्यामुळे CPU ला अशी घटना घडल्याची माहिती मिळते (अधिक माहितीसाठी, इंटरप्ट आयडेंटिफिकेशन रजिस्टर पहा). त्यानंतर CPU योग्य ती कारवाई करतो.
बाउडआउट	आउटपुट	कमी	बाहेर पडा हे SOUT मधून डेटा आउटपुट स्ट्रीम सिंक्रोनाइझ करण्यासाठी इनपुट क्लॉकमधून मिळवलेले आउटपुट क्लॉक सिग्नल आहे.
आरएक्सआरडीवायएन	आउटपुट	कमी	ट्रान्समिशन स्वीकारण्यासाठी रिसीव्हर तयार आहे. या सक्रिय-कमी आउटपुट सिग्नलद्वारे CPU ला सूचित केले जाते की Core16550 चा रिसीव्हर विभाग डेटा वाचण्यासाठी उपलब्ध आहे.
टेक्सआरडीवायएन	आउटपुट	कमी	डेटा ट्रान्समिट करण्यासाठी ट्रान्समीटर तयार आहे. हा सक्रिय-कमी सिग्नल CPU ला सूचित करतो की Core16550 च्या ट्रान्समीटर विभागात ट्रान्समिशनसाठी डेटा लिहिण्यासाठी जागा आहे.
rxfifo_रिकामी	आउटपुट	उच्च	FIFO रिकामे मिळवा. जेव्हा रिसीव्ह FIFO रिकामा असतो तेव्हा हा सिग्नल जास्त असतो.
rxfifo_full	आउटपुट	उच्च	पूर्ण FIFO मिळवा. जेव्हा रिसीव्ह FIFO भरलेला असतो तेव्हा हा सिग्नल जास्त असतो.

वेळेचे आरेखन (एक प्रश्न विचारा)
हा विभाग या कोरचे वेळेचे आरेख प्रदान करतो.

 डेटा लेखन चक्र आणि डेटा वाचन चक्र (प्रश्न विचारा)
आकृती ५-१ आणि आकृती ५-२ मध्ये एपीबी सिस्टम घड्याळ, पीसीएलके यांच्या सापेक्ष लेखन चक्र आणि वाचन चक्र वेळेचे संबंध दर्शविले आहेत.

नोंदणी करा लिहा (प्रश्न विचारा)
खालील आकृती दाखवते की पत्ता, निवडा आणि सक्षम करा सिग्नल लॅच केलेले आहेत आणि PCLK च्या वाढत्या काठापूर्वी वैध असले पाहिजेत. PCLK सिग्नलच्या वाढत्या काठावर लेखन होते.

नोंदणी करा वाचा (प्रश्न विचारा)
खालील आकृती दाखवते की पत्ता, निवडा आणि सक्षम करा सिग्नल लॅच केलेले आहेत आणि PCLK च्या वाढत्या काठापूर्वी वैध असले पाहिजेत. वाचन PCLK सिग्नलच्या वाढत्या काठावर होते. वर्णन आणि वेळेच्या वेव्हफॉर्म्सबद्दल अधिक तपशीलांसाठी, AMBA स्पेसिफिकेशन पहा.

रिसीव्हर सिंक्रोनाइझेशन (प्रश्न विचारा)
जेव्हा रिसीव्हरला येणाऱ्या डेटा स्ट्रीममध्ये कमी स्थिती आढळते तेव्हा तो त्याच्याशी सिंक्रोनाइझ होतो. स्टार्ट एज नंतर, UART 1.5 × (सामान्य बिट लांबी) वाट पाहतो. यामुळे प्रत्येक पुढील बिट त्याच्या रुंदीच्या मध्यभागी वाचला जातो. खालील आकृती ही सिंक्रोनाइझेशन प्रक्रिया दर्शवते.

आकृती ५-३. रिसीव्हर सिंक्रोनाइझेशन

टेस्टबेंच ऑपरेशन (प्रश्न विचारा)
Core16550 मध्ये फक्त एकच टेस्टबेंच देण्यात आला आहे: व्हेरिलॉग वापरकर्ता टेस्टबेंच. हे व्हेरिलॉगमध्ये लिहिलेले वापरण्यास सोपे टेस्टबेंच आहे. हे टेस्टबेंच ग्राहकांच्या सुधारणांसाठी आहे.

वापरकर्ता टेस्टबेंच (प्रश्न विचारा)
खालील आकृती एक्सचा ब्लॉक डायग्राम दर्शवतेampवापरकर्ता डिझाइन आणि टेस्टबेंच.
आकृती ६-१. Core16550 वापरकर्ता टेस्टबेंच

वापरकर्ता टेस्टबेंचमध्ये एक साधे एक्स समाविष्ट आहेampस्वतःच्या डिझाइनची अंमलबजावणी करू इच्छिणाऱ्या वापरकर्त्यांसाठी संदर्भ म्हणून काम करणारी एक डिझाइन.
माजी साठी टेस्टबेंचampले, वापरकर्ता डिझाइन पडताळणी चाचणी बेंचमध्ये चाचणी केलेल्या कार्यक्षमतेचा एक उपसंच लागू करते, अधिक तपशीलांसाठी, वापरकर्ता चाचणी बेंच पहा. संकल्पनात्मकदृष्ट्या, आकृती 6-1 मध्ये दर्शविल्याप्रमाणे, Core16550 चे इन्स्टंटिएशन वर्तनात्मक मायक्रोकंट्रोलर आणि सिम्युलेटेड लूपबॅक कनेक्शन वापरून सिम्युलेट केले जाते. उदाहरणार्थampतसेच, वापरकर्ता टेस्टबेंच त्याच Core16550 युनिटद्वारे ट्रान्समिट आणि रिसीव्ह कसे करावे याचे प्रात्यक्षिक दाखवतो, जेणेकरून तुम्हाला हा कोर कसा वापरायचा याची मूलभूत समज मिळेल.
वापरकर्ता टेस्टबेंच Core16550 चे मूलभूत सेटअप, ट्रान्समिट आणि रिसीव्ह ऑपरेशन्स दाखवतो. वापरकर्ता टेस्टबेंच खालील पायऱ्या पार पाडतो:

1. नियंत्रण नोंदणींमध्ये लिहा.
2. मिळालेला डेटा तपासा.
3. ट्रान्समिट आणि रिसीव्ह चालू करा.
4. नियंत्रण नोंदणी वाचा.
5. एक बाइट पाठवा आणि प्राप्त करा.

डिव्हाइस वापर आणि कार्यप्रदर्शन (एक प्रश्न विचारा)

खालील तक्त्यामध्ये Core16550 वापर आणि कामगिरी डेटा सूचीबद्ध आहे. तक्ता 7-1. Core16550 वापर आणि कामगिरी PolarFire आणि PolarFire SoC

डिव्हाइस तपशील		संसाधने			रॅम
कुटुंब	साधन	4LUT	डीएफएफ	तर्कशास्त्र घटक	μSRAM
PolarFire®	MPF100T- FCSG325I साठी चौकशी सबमिट करा, आम्ही तुमच्याशी थेट संपर्क साधू.	752	284	753	2
पोलरफायर®एसओसी	MPFS250TS- FCSG536I	716	284	720	2
RTG4™	आरटी४जी१५०- १सीजी१६५७एम	871	351	874	2
इग्लू® २	M2GL050TFB GA896STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	754	271	1021	2
SmartFusion® 2	M2S050TFBG A896STD	754	271	1021	2
स्मार्टफ्यूजन®	A2F500M3G- STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	1163	243	1406	2
इग्लू®/इग्लू	AGL600- STD/AGLE600 V2	1010	237	1247	2
फ्यूजन	AFS600-STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	1010	237	1247	2
प्रोएएसआयसी® ३/ई	A3P600-STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	1010	237	1247	2
प्रोएएसआयसी प्लस®	APA075-STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	1209	233	1442	2
RTAX-S	RTAX250S- STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी संपर्क साधू.	608	229	837	2
अ‍ॅक्सिलरेटर®	AX125-STD साठी चौकशी सबमिट करा, आम्ही तुमच्याशी २४ तासांत संपर्क करू.	608	229	837	2

सोडवलेले प्रश्न (प्रश्न विचारा)
खालील तक्त्यामध्ये विविध Core16550 रिलीझसाठी सोडवलेल्या सर्व समस्यांची यादी दिली आहे.
तक्ता 8-1. सोडवलेले मुद्दे

आवृत्ती	बदल
v3.4	Core16550 मध्ये रजिस्टर नाव म्हणून सिस्टम व्हेरिलॉग कीवर्ड "ब्रेक" वापरला जातो ज्यामुळे सिंटॅक्स एररची समस्या येत होती. कीवर्ड दुसऱ्या नावाने बदलून हे दुरुस्त करण्यात आले आहे. PolarFire® कुटुंब समर्थन जोडले

पुनरावृत्ती इतिहास (एक प्रश्न विचारा)

पुनरावृत्ती इतिहास दस्तऐवजात लागू केलेल्या बदलांचे वर्णन करतो. सर्वात वर्तमान प्रकाशनापासून सुरू होणारे बदल पुनरावृत्तीद्वारे सूचीबद्ध केले जातात.

मायक्रोचिप FPGA समर्थन

मायक्रोचिप एफपीजीए उत्पादने समूह ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, ए यासह विविध समर्थन सेवांसह त्याच्या उत्पादनांचे समर्थन करतो webसाइट आणि जगभरातील विक्री कार्यालये. ग्राहकांना सपोर्टशी संपर्क साधण्यापूर्वी मायक्रोचिपच्या ऑनलाइन संसाधनांना भेट देण्याचा सल्ला दिला जातो कारण त्यांच्या प्रश्नांची उत्तरे आधीच मिळाली असण्याची शक्यता असते.
च्या माध्यमातून तांत्रिक सहाय्य केंद्राशी संपर्क साधा webयेथे साइट www.microchip.com/support FPGA डिव्हाइस भाग क्रमांकाचा उल्लेख करा, योग्य केस श्रेणी निवडा आणि डिझाइन अपलोड करा files तांत्रिक समर्थन केस तयार करताना.
गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.

• उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
• उर्वरित जगातून, 650.318.4460 वर कॉल करा
• फॅक्स, जगातील कोठूनही, 650.318.8044

मायक्रोचिप माहिती

ट्रेडमार्क
“मायक्रोचिप” नाव आणि लोगो, “M” लोगो आणि इतर नावे, लोगो आणि ब्रँड हे मायक्रोचिप टेक्नॉलॉजी इनकॉर्पोरेटेडचे ​​नोंदणीकृत आणि नोंदणीकृत नसलेले ट्रेडमार्क आहेत किंवा युनायटेड स्टेट्स आणि/किंवा इतर देशांमधील त्याच्या सहयोगी आणि/किंवा सहाय्यक आहेत (“मायक्रोचिप ट्रेडमार्क"). Microchip ट्रेडमार्क संबंधित माहिती येथे आढळू शकते https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN:

कायदेशीर सूचना

• हे प्रकाशन आणि यातील माहिती केवळ मायक्रोचिप उत्पादनांसह वापरली जाऊ शकते, ज्यामध्ये तुमच्या अनुप्रयोगासह मायक्रोचिप उत्पादनांची रचना, चाचणी आणि एकत्रीकरण समाविष्ट आहे. या माहितीचा वापर
  इतर कोणत्याही प्रकारे या अटींचे उल्लंघन करते. डिव्हाइस ॲप्लिकेशन्सशी संबंधित माहिती केवळ तुमच्या सोयीसाठी प्रदान केली जाते आणि ती अपडेट्सद्वारे बदलली जाऊ शकते. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे. अतिरिक्त समर्थनासाठी तुमच्या स्थानिक मायक्रोचिप विक्री कार्यालयाशी संपर्क साधा किंवा येथे अतिरिक्त समर्थन मिळवा www.microchip.com/en-us/support/design-help/client-support-services
• ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. MICROCHIP कोणत्याही प्रकारचे कोणतेही प्रतिनिधित्व किंवा हमी देत ​​नाही मग ते व्यक्त किंवा निहित, लिखित किंवा मौखिक, वैधानिक किंवा अन्यथा, माहितीशी संबंधित परंतु मर्यादित नसलेले गैर-उल्लंघन, व्यापारीता आणि विशिष्ट हेतूसाठी योग्यता, किंवा त्याच्या स्थिती, गुणवत्ता किंवा कार्यप्रदर्शनाशी संबंधित हमी.
• माहिती किंवा तिच्या वापराशी संबंधित कोणत्याही प्रकारच्या अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक किंवा परिणामी नुकसान, नुकसान, खर्च किंवा खर्चासाठी कोणत्याही परिस्थितीत मायक्रोचिप जबाबदार राहणार नाही, जरी मायक्रोचिपला संभाव्यतेबद्दल सूचित केले गेले असले किंवा नुकसान अपेक्षित असले तरीही. कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहिती किंवा तिच्या वापराशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची एकूण जबाबदारी तुम्ही माहितीसाठी मायक्रोचिपला थेट भरलेल्या शुल्काच्या रकमेपेक्षा जास्त नसेल, जर काही असेल तर.
• लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.

मायक्रोचिप डिव्हाइसेस कोड संरक्षण वैशिष्ट्य
मायक्रोचिप उत्पादनांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:

• मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये समाविष्ट असलेल्या वैशिष्ट्यांची पूर्तता करतात.
• मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब इच्छित पद्धतीने, ऑपरेटिंग वैशिष्ट्यांमध्ये आणि सामान्य परिस्थितीत वापरल्यास सुरक्षित आहे.
• मायक्रोचिप त्याच्या बौद्धिक संपदा अधिकारांचे मूल्य आणि आक्रमकपणे संरक्षण करते. मायक्रोचिप उत्पादनांच्या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याचा प्रयत्न कठोरपणे प्रतिबंधित आहे आणि डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन करू शकते.
• मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत ​​आहोत. कोड संरक्षण सतत विकसित होत आहे. मायक्रोचिप आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहे.

वापरकर्ता मार्गदर्शक
© 2025 Microchip Technology Inc. आणि त्याच्या सहाय्यक कंपन्या

कागदपत्रे / संसाधने

मायक्रोचिप कोर१६५५० युनिव्हर्सल असिंक्रोनस रिसीव्हर ट्रान्समीटर [pdf] वापरकर्ता मार्गदर्शक v3.4, v3.3, Core16550 युनिव्हर्सल असिंक्रोनस रिसीव्हर ट्रान्समीटर, Core16550, युनिव्हर्सल असिंक्रोनस रिसीव्हर ट्रान्समीटर, असिंक्रोनस रिसीव्हर ट्रान्समीटर, रिसीव्हर ट्रान्समीटर, ट्रान्समीटर

संदर्भ

• वापरकर्ता मॅन्युअल