मायक्रोचिप लोगो

पोलर फायर FPGA स्प्लॅश किट JESD204B स्टँडअलोन इंटरफेस
अर्जाची नोंद
AN5978

सामग्री लपवा
1 परिचय
2 डिझाइन आवश्यकता
3 पूर्वतयारी
4 डेमो डिझाइन
5 घड्याळ रचना
6 संरचना रीसेट करा
7 पोलर फायर® JESD204B डिझाइनचे अनुकरण करणे
8 डेमो सेट करत आहे
9 फ्लॅश प्रो एक्सप्रेस वापरून डिव्हाइस प्रोग्रामिंग करणे
10 डेमो चालवित आहे
11 परिशिष्ट अ: संदर्भ
12 परिशिष्ट ब: TCL स्क्रिप्ट चालवणे
13 पुनरावृत्ती इतिहास
14 मायक्रोचिप FPGA समर्थन
15 मायक्रोचिप माहिती
16 कागदपत्रे / संसाधने
16.1 संदर्भ

परिचय

(एक प्रश्न विचारा)

हे दस्तऐवज JESD204B स्टँडअलोन डेमो GUI अॅप्लिकेशन वापरून पोलर फायर ® स्प्लॅश बोर्डवर JESD204B स्टँडअलोन डेमो डिझाइन कसे चालवायचे याचे वर्णन करते. GUI अॅप्लिकेशन डिझाइनसह पॅकेज केलेले आहे. files. डेमो डिझाइन ही पोलर फायर हाय-स्पीड ट्रान्सीव्हर ब्लॉक्स आणि CoreJESD204BTX आणि CoreJESD204BRX IP कोर वापरून तयार केलेली एक संदर्भ डिझाइन आहे. ते बोर्डवर परत लूप केलेल्या ट्रान्सीव्हर लेनद्वारे CoreJESD204BRX IP कोरला CoreJESD204BTX डेटा पाठवून लूपबॅक मोडमध्ये कार्य करते. हे लूपबॅक सेटअप एक स्वतंत्र JESD इंटरफेस डेमो सुलभ करते ज्यासाठी अॅनालॉग-टू-डिजिटल कन्व्हर्टर (ADC) किंवा डिजिटल-टू-अ‍ॅनालॉग कन्व्हर्टर (DAC) ची आवश्यकता नाही.
मायक्रोचिप पोलर फायर डिव्हाइसेसमध्ये एम्बेडेड, हाय-स्पीड ट्रान्सीव्हर ब्लॉक्स असतात जे 250 Mbps ते 12.5 Gbps पर्यंत डेटा रेट हाताळू शकतात. ट्रान्सीव्हर (PF_XCVR) मॉड्यूल FPGA मध्ये अनेक हाय-स्पीड सिरीयल प्रोटोकॉलना समर्थन देण्यासाठी अनेक फंक्शनल ब्लॉक्स एकत्रित करतो. JESD204B हे JEDEC समितीने विकसित केलेल्या डेटा कन्व्हर्टरसाठी एक हाय-स्पीड सिरीयल इंटरफेस मानक आहे. JESD204B मानक हाय-स्पीड डेटा कन्व्हर्टर आणि रिसीव्हर्समधील डेटा इनपुट आणि आउटपुटची संख्या कमी करते.
मायक्रोचिप CoreJESD204BTX आणि CoreJESD204BRX IP कोर प्रदान करते जे JESD204B मानकांचे ट्रान्समीटर आणि रिसीव्हर इंटरफेस लागू करतात. हे IP कोर JESD204B-आधारित डेटा कन्व्हर्टरसह एकत्रित करणे सोपे आहे जेणेकरून वायरलेस इन्फ्रास्ट्रक्चर ट्रान्सीव्हर्स, सॉफ्टवेअर-परिभाषित रेडिओ, मेडिकल इमेजिंग सिस्टम आणि रडार आणि सुरक्षित संप्रेषण यांसारखे उच्च-बँडविड्थ अनुप्रयोग विकसित केले जातील. हे IP कोर x1 ते x4 पर्यंत लिंक रुंदी आणि उपवर्ग 0, 1 आणि 2 वापरून प्रति लेन 250 Mbps ते 12.5 Gbps पर्यंत लिंक दरांना समर्थन देतात.
JESD204B इंटरफेस डिझाइन अंमलबजावणी आणि Libero® SoC मध्ये स्थापित केलेले सर्व आवश्यक ब्लॉक्स आणि IP कोर याबद्दल अधिक माहितीसाठी, डेमो डिझाइन पहा.

JESD204B स्टँडअलोन इंटरफेस डिझाइन खालीलपैकी कोणत्याही पर्यायांचा वापर करून प्रोग्राम केले जाऊ शकते:

  • .job वापरणे file: .job वापरून डिव्हाइस प्रोग्राम करण्यासाठी file डिझाइनसह प्रदान केले आहे files, फ्लॅश प्रो एक्सप्रेस वापरून डिव्हाइस प्रोग्रामिंग पहा.
  • Libero SoC वापरणे: Libero SoC वापरून डिव्हाइस प्रोग्राम करण्यासाठी, डेमो डिझाइन चालवणे पहा. डेमो डिझाइनमध्ये बदल करताना हा पर्याय वापरा.

डिझाइन आवश्यकता

(एक प्रश्न विचारा)

खालील तक्त्यामध्ये डेमो चालविण्यासाठी आवश्यक असलेल्या संसाधनांची यादी दिली आहे.
तक्ता 1-1. डिझाइन आवश्यकता

आवश्यकता आवृत्ती
ऑपरेटिंग सिस्टम विंडोज® १० आणि ११
हार्डवेअर
MPF300T-1FCG484E उपकरणासह पोलर फायर® स्प्लॅश किट रेव्ह २ किंवा नंतरचे
सॉफ्टवेअर हे संदर्भ डिझाइन तयार करण्यासाठी आवश्यक असलेल्या सर्व सॉफ्टवेअर आवृत्त्यांसाठी, readme.txt पहा. file डिझाइनमध्ये प्रदान केले आहे files.
फ्लॅश प्रो एक्सप्रेस
GUI एक्झिक्युटेबल (डिझाइनसह प्रदान केलेले) files)
लिबेरो® एसओसी

पूर्वतयारी

(प्रश्न विचारा)

आपण प्रारंभ करण्यापूर्वी, खालील चरणे करा:

  • Libero® SoC डाउनलोड आणि स्थापित करा (मध्ये दर्शविल्याप्रमाणे webया डिझाइनसाठी साइट) होस्ट पीसी वर लिबेरो एसओसी दस्तऐवजीकरण.
  • डेमो डिझाइन डाउनलोड करा files पासून www.microchip.com/en-us/application-notes/an5978.
  • setup.exe चालवून GUI अॅप्लिकेशन इंस्टॉल करा. file डिझाइनमध्ये उपलब्ध files फोल्डर: <$Design_Files_निर्देशिका>/mpf_an5978_df/GUI
    इंस्टॉलेशनच्या शेवटी, जर तुमच्या सिस्टमवर FPGA_GUI_Pack आधीच उपलब्ध नसेल तर ते डाउनलोड आणि इंस्टॉल करण्यास सांगितले जाऊ शकते.
  • वैकल्पिकरित्या, तुम्ही मॅन्युअली डाउनलोड आणि इन्स्टॉल करू शकता मायक्रोचिप FPGA_GUI_पॅक.

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - चिन्ह १ महत्वाचे: अ पोलर फायर® स्प्लॅश किट वापरून तुमच्या डिझाइनचे मूल्यांकन करण्यासाठी Libero® गोल्ड परवाना आवश्यक आहे.

डेमो डिझाइन

(प्रश्न विचारा)

पोलर फायर® JESD204B डेमो डिझाइन हे JESD204B-अनुरूप डेटा कन्व्हर्टरना पोलर फायर उपकरणांसह इंटरफेस करण्यासाठी विकसित केले आहे. डिझाइन खालीलप्रमाणे कार्य करते:

  1. DATA_HANDLE_0 ब्लॉक GUI शी संवाद साधतो. GUI PRBS किंवा वेव्हफॉर्म इनपुटची निवड सक्षम करते.
  2. DATA_HANDLE_0 ब्लॉक इनपुट निवड DATA_GENERATOR_0 ब्लॉककडे फॉरवर्ड करतो, जो संबंधित इनपुट डेटा जनरेट करतो आणि CoreJESD204BTX IP कोरला पाठवतो.
  3. CoreJESD204BTX IP कोर कॉन्फिगरेशनवर आधारित JESD204B ट्रान्समीटर फंक्शन्स करतो आणि डेटा PF_XCVR (ट्रान्सीव्हर) IP कोरमध्ये प्रसारित करतो.
  4. PF_XCVR ब्लॉकच्या TX आणि RX लेन परत वळवल्या गेल्याने एन्कोडेड डेटा CoreJESD204BRX IP कोरद्वारे प्राप्त होतो.
  5. CoreJESD204BRX IP कोर कॉन्फिगरेशनवर आधारित JESD204B रिसीव्हर फंक्शन्स करतो आणि GUI ला डेटा ट्रान्समिट करतो viewनिवडलेले इनपुट प्रविष्ट करत आहे.

महत्वाचे: कधी GUI वर डेटा एरर किंवा लिंक एरर निवडली जाते, एरर जनरेटर ब्लॉक ती एरर जनरेट करतो आणि ती GUI वर प्रदर्शित करतो.
खालील आकृती JESD204B इंटरफेस डेमोचे हार्डवेअर अंमलबजावणी दर्शवते.

आकृती ३-१. हार्डवेअर अंमलबजावणी ब्लॉक आकृती

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - ब्लॉक डायग्राम

३.१. डिझाइन अंमलबजावणी (प्रश्न विचारा)
खालील आकृती JESD204B इंटरफेस डेमोचे Libero® डिझाइन अंमलबजावणी दर्शवते.

आकृती ३-२. JESD204B इंटरफेस डिझाइन

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - इंटरफेस डिझाइन

खालील तक्त्यामध्ये डिझाइनमधील महत्त्वाचे इनपुट आणि आउटपुट सिग्नल दिले आहेत.
तक्ता 3-1. इनपुट आणि आउटपुट सिग्नल

सिग्नल वर्णन
इनपुट सिग्नल
LANE0_RXD_P आणि LANE0_RXD_N ट्रान्सीव्हर रिसीव्हर डिफरेंशियल इनपुट
एआरएसटी_एन बोर्डवरील पुश बटण स्विचमधून बाह्य रीसेट प्राप्त झाले.
RX UART इंटरफेसचा रिसीव्हर
REF_CLK_PAD_P_0 आणि
REF_CLK_PAD_N_0		 ऑन-बोर्ड १२५ मेगाहर्ट्झ ऑसिलेटरमधून मिळालेले विभेदक संदर्भ घड्याळ
सेल_इन[३:०] डीबग करण्यासाठी वापरल्या जाणाऱ्या SW8 डिप स्लाईड स्विचच्या DIPs 1, 2, 3 आणि 4 वर सिग्नल मॅप केला.
स्थिती आणि चुका
आउटपुट सिग्नल
LANE0_TXD_P आणि LANE0_TXD_N ट्रान्सीव्हर ट्रान्समीटर डिफरेंशियल आउटपुट
एलईडी_आउट[७:०] लिंक वर आहे की खाली आहे हे दर्शविणारा सिग्नल
TX UART इंटरफेसचा ट्रान्समीटर

२. आयपी कॉन्फिगरेशन (प्रश्न विचारा)
JESD204B इंटरफेसच्या हार्डवेअर डिझाइनमध्ये खालील ब्लॉक्स समाविष्ट आहेत.
३.२.१. डेटा हँडल (प्रश्न विचारा)
डेटा हँडल (DATA_HANDLE_0) ब्लॉक GUI कडून इनपुट डेटा निवड आणि लिंक किंवा डेटा त्रुटी निर्मिती माहिती प्राप्त करतो. हा ब्लॉक CoreJESD204BRX कोर कडून प्राप्त झालेला डेटा आउटपुट आणि डेटा किंवा लिंक स्थिती त्रुटी GUI कडे देखील पाठवतो. viewing
३.२.२. डेटा जनरेटर (प्रश्न विचारा)
डेटा जनरेटरमध्ये एक PRBS जनरेटर आणि एक वेव्हफॉर्म जनरेटर आहे. PRBS जनरेटर PRBS7, PRBS15, PRBS23 आणि PRBS31 पॅटर्न जनरेट करतो. PRBS जनरेटरमध्ये लागू केलेला एरर इन्सर्शन मोड PRBS सीक्वेन्समध्ये एरर इन्सर्शन करतो. वेव्हफॉर्म जनरेटर साइन, सॉटूथ, ट्रँगल आणि स्क्वेअर वेव्हफॉर्म जनरेट करतो. डेटा जनरेटर JESD204BTX कोरला 64-बिट टेस्ट पॅटर्न फीड करतो, जो नंतर ट्रान्सीव्हरला डेटा ट्रान्समिट करतो.
३.२.३. पीएफ_टीपीएसआरएएम (प्रश्न विचारा)
PF_TPSRAM ब्लॉक्सचे दोन प्रकार आहेत, PF_TPSRAM_C0 ब्लॉक GUI ला पाठवण्यापूर्वी JESD204B लिंक स्टेटस स्टोअर करतो. PF_TPSRAM_C1 ब्लॉक GUI ला डेटा पाठवण्यापूर्वी CoreJESD204BRX कडून मिळालेला डेटा स्टोअर करतो.
३.२.४. त्रुटी निर्माणकर्ता (प्रश्न विचारा)
जेव्हा GUI मध्ये लिंक एरर जनरेशन निवडले जाते तेव्हा एरर जनरेटर ब्लॉक (ERR_GEN_0) CoreJESD204BTX आणि PF_XCVR दरम्यान यादृच्छिक डेटा पाठवून लिंक एरर जनरेट करतो.
३.२.५. पीआरबीएस_चेकर (प्रश्न विचारा)
डेटा चेकर CoreJESD204BRX IP कोरमधून 64-बिट डेटा प्राप्त करतो आणि प्राप्त केलेला डेटा बरोबर आहे की नाही ते तपासतो. ते एरर काउंट आणि स्टेटस सिग्नल जनरेट करते, जे स्टेटस इंडिकेशनसाठी GUI ला ट्रान्समिट केले जाते. डेटा चेकर केवळ डेटा जनरेटरद्वारे व्युत्पन्न केलेल्या PRBS अनुक्रमांची तपासणी करतो.
३.२.६. एलईडी डीबग (प्रश्न विचारा)
LED डीबग ब्लॉक (LED_DEBUG_BLK_0) JESD204B लिंक स्टेटस आणि इतर एरर डीबग करतो. लिंक चालू असताना, LEDs 1, 2, 3, 4, 5 आणि 6 चमकतात, तर LEDs 7 आणि 8 चमकत नाहीत (DIP 1, 2, 3 आणि 4 सह SW8 डिप स्लाइड स्विचवर कमी वर सेट केले जातात).
३.२.७. इनिट_मॉनिटर (प्रश्न विचारा)
जेव्हा Init_monitor ब्लॉकमधून DEVICE_INIT_DONE सिग्नल जास्त जातो, तेव्हा ट्रान्सीव्हर पूर्णपणे कॉन्फिगर केला जातो. डिझाइनसाठी योग्य रीसेट सिग्नल मिळविण्यासाठी हा सिग्नल ARST_N सिग्नलसह समर्थित आहे.
३.२.८. कोररेसेट_पीएफ (प्रश्न विचारा)
CoreReset_PF वापरकर्त्याने निर्दिष्ट केलेल्या घड्याळ डोमेनवर रीसेट सिंक्रोनाइझ करते. हे सुनिश्चित करते की विधान असिंक्रोनस असताना, नकार घड्याळाशी समक्रमित आहे.
३.२.९. कोरजेईएसडी२०४बीटीएक्स (प्रश्न विचारा)
CoreJESD204BTX हा JEDEC JESD204B मानकाचा ट्रान्समीटर इंटरफेस आहे. या डेमो डिझाइनसाठी, हा IP कोर खालील आकृतीमध्ये दाखवल्याप्रमाणे Libero® मध्ये कॉन्फिगर केला आहे.

आकृती ३-३. CoreJESD204BTX कॉन्फिगरेटर

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - कॉन्फिगरेटर

CoreJESD204BTX बद्दल अधिक माहितीसाठी, पहा CoreJESD204BTX हँडबुक.
३.२.१०. CoreJESD204BRX (प्रश्न विचारा)
CoreJESD204BRX हा JEDEC JESD204B मानकाचा रिसीव्हर इंटरफेस आहे. या डेमो डिझाइनसाठी, हा IP कोर खालील आकृतीमध्ये दाखवल्याप्रमाणे Libero® मध्ये कॉन्फिगर केला आहे.
टीप: ला view संपूर्ण कॉन्फिगरेशन, डिझाइनमधून आयपीचा कॉन्फिगरेटर उघडा.

आकृती ३-४. CoreJESD204BRX कॉन्फिगरेटर

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - कॉन्फिगरेटर २

CoreJESD204BRX बद्दल अधिक माहितीसाठी, पहा CoreJESD204BRX हँडबुक.
३.२.११. ट्रान्सीव्हर इंटरफेस (प्रश्न विचारा)
पोलर फायर ® हाय-स्पीड ट्रान्सीव्हर (PF_XCVR) हा एक हार्ड आयपी ब्लॉक आहे जो २५० Mbps ते १२.५ Gbps पर्यंतच्या हाय-स्पीड डेटा रेटला सपोर्ट करण्यासाठी डिझाइन केलेला आहे. या डेमोमध्ये, ट्रान्सीव्हर ब्लॉक (PF_XCVR) ८b१०b मोडमध्ये कॉन्फिगर केला आहे ज्यामध्ये १२५ MHz चा क्लॉक डेटा रिकव्हरी (CDR) रेफरन्स क्लॉक आहे जो ५.० Gbps डेटा रेटला सपोर्ट करतो.
पोलर फायर ट्रान्समिट PLL (PF_TX_PLL) ट्रान्सीव्हरला संदर्भ घड्याळ फीड प्रदान करते. समर्पित संदर्भ घड्याळ (PF_XCVR_REF_CLK) 5.0 Gbps डेटा दरासाठी इच्छित आउटपुट घड्याळ निर्माण करण्यासाठी PF_TX_PLL चालवते.
खालील आकृती ट्रान्सीव्हर इंटरफेस कॉन्फिगरेशन दर्शवते.
टीप: ला view संपूर्ण कॉन्फिगरेशन, डिझाइनमधून आयपीचा कॉन्फिगरेटर उघडा.

आकृती ३-५. ट्रान्सीव्हर इंटरफेस कॉन्फिगरेटर

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - कॉन्फिगरेटर २

घड्याळ रचना

(प्रश्न विचारा)

संदर्भ डिझाइनमध्ये, तीन घड्याळ क्षेत्रे आहेत:

  • आरएक्स_सीएलके (१२५ मेगाहर्ट्झ)
  • TX_CLK (१२५ मेगाहर्ट्झ)
  • FAB_REF_CLK (१२५ मेगाहर्ट्झ)

ऑन-बोर्ड १२५-मेगाहर्ट्झ क्रिस्टल ऑसिलेटर XCVR संदर्भ घड्याळ चालवतो, जो DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 आणि DATA_HANDLE ला घड्याळ प्रदान करतो.
मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - चिन्ह १ महत्वाचे: जर ट्रान्सीव्हरच्या डेटा रेट किंवा संदर्भ घड्याळात बदल झाल्यास, तुम्हाला COREUART पुन्हा कॉन्फिगर करावे लागेल.
खालील आकृती घड्याळाची रचना दर्शवते.
आकृती 4-1. घड्याळाची रचना

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - क्लॉकिंग स्ट्रक्चर

संरचना रीसेट करा

(प्रश्न विचारा)

DEVICE_INIT_DONE आणि बाह्य रीसेट सिग्नल ARST_N हे स्प्लॅश किटवर N4 पिन करण्यासाठी मॅप केलेले आहेत.
हे सिग्नल res_syn_0 ब्लॉकद्वारे सिस्टम रीसेट (FABRIC_RESET_N) सुरू करतात.
res_syn_0 ब्लॉकमधील FABRIC_RESET_N सिग्नल खालील मॉड्यूल्सना थेट रीसेट प्रदान करतो:

  • कोरजेईएसडी२०४बीआरएक्स
  • कोरजेईएसडी२०४बीटीएक्स
  • पीएफ_एक्ससीव्हीआर (LANE0_PMA_ARST_N)

याव्यतिरिक्त, FABRIC_RESET_N हे रीसेट सिंक्रोनायझर ब्लॉकशी जोडलेले आहे, जे खालील फंक्शनल ब्लॉक्समध्ये सिंक्रोनाइझ केलेले रीसेट सिग्नल वितरित करते:

  • prbs_चेकर
  • डेटा_हँडल
  • डेटा_जनरेटर
  • त्रुटी_GEN
  • एलईडी_डीबग_बीएलके
    CoreJESD204BRX मॉड्यूलमधील RX_RESET_N आउटपुट रीसेट सिग्नल पुरवतो:
  • PF_XCVR_0 मॉड्यूलचे LANE0_PCS_ARST_N इनपुट
  • LED_DEBUG ब्लॉक (EPCS_0_RX_RESET_N)

खालील आकृती रीसेट रचना दर्शवते.
आकृती 5-1. संरचना रीसेट करा

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - स्ट्रक्चर रीसेट करा

पोलर फायर® JESD204B डिझाइनचे अनुकरण करणे

(प्रश्न विचारा)
डिझाइनचे अनुकरण करण्यासाठी, खालील चरणे करा:

  1. Libero® सुरू करा आणि Project > Tool Pro निवडा.files….
  2. टूल प्रो मध्येfiles विंडोमध्ये, टूल्स पेनमध्ये सिंथेसिस आणि सिम्युलेशन निवडा आणि या दोन टूल्ससाठी नवीनतम सक्रिय इंस्टॉलेशन डायरेक्टरी पाथ निवडा.

सिम्युलेशनसाठी, डिझाइन ब्राउझ करा. files फोल्डरमध्ये, दिलेल्या TCL स्क्रिप्ट्स वापरून Libero Project तयार करा आणि आकृती 6-2 मध्ये हायलाइट केल्याप्रमाणे Simulate वर क्लिक करा. अधिक माहितीसाठी, परिशिष्ट B: Running the TCL स्क्रिप्ट पहा.
JESD204B PRBS पॅटर्न आणि वेव्हफॉर्म निवडीचे अनुकरण करण्यासाठी एक टेस्टबेंच प्रदान केला आहे. खालील आकृती टेस्टबेंच आणि डिझाइनमधील परस्परसंवाद दर्शवते.
आकृती ६-१. टेस्टबेंच आणि JESD204B डेमो डिझाइन परस्परसंवाद

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डिझाइन इंटरॅक्शन

टेस्टबेंच PRBS इनपुट (PRBS7, PRBS15, PRBS23 आणि PRBS31) आणि वेव्हफॉर्म इनपुट (साइन वेव्ह, सॉटूथ वेव्ह, ट्रँगल वेव्ह आणि स्क्वेअर वेव्ह) साठी चाचणी निवड जनरेट करते. ते JESD204B फेजच्या पडताळणीसाठी JESD204B आउटपुट स्टेटस सिग्नल (SYNC_N, ALIGNED आणि CGS_ERR) आणि PRBS चेकर आउटपुट स्टेटस सिग्नल O_BAD आणि O_ERROR[4:0] चे देखील निरीक्षण करते.
डिझाइन सिम्युलेट करण्यासाठी, डिझाईन फ्लो टॅबमध्ये, Verify Pre Synthesized Design अंतर्गत Simulate वर डबल-क्लिक करा. खालील आकृतीमध्ये Simulate पर्याय हायलाइट केला आहे.

आकृती ६-२. डिझाइनचे अनुकरण करणे

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डिझाइनचे अनुकरण

जेव्हा सिम्युलेशन सुरू केले जाते, तेव्हा सिम्युलेशन टूल सर्व डिझाइन स्रोत संकलित करते files, सिम्युलेशन चालवते आणि वेव्हफॉर्म कॉन्फिगर करते viewसिम्युलेशन सिग्नल दाखवण्यासाठी.
टीप: काही प्रकरणांमध्ये, सिम्युलेशन सुरू करण्यापूर्वी सक्रिय उत्तेजनाची निवड विचारणारा प्रॉम्प्ट दिसू शकतो. हे सोडवण्यासाठी, स्टिम्युलस पदानुक्रमावर जा, PF_JESD204B_SA_TOP_TB_8b (top.v) वर उजवे-क्लिक करा आणि खालील आकृतीत दाखवल्याप्रमाणे, सक्रिय उत्तेजन म्हणून सेट करा निवडा.
आकृती ६-३. सक्रिय उत्तेजक म्हणून सेट करा

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - सक्रिय उत्तेजक

६.१. सिम्युलेशन फ्लो (प्रश्न विचारा)
खालील पायऱ्या JESD204B टेस्टबेंच सिम्युलेशन फ्लोचे वर्णन करतात:

  1. सुरुवातीला, NSYSRESET सिग्नल सर्व घटक रीसेट करतो.
  2. ट्रान्सीव्हर ब्लॉक सुरू केल्यानंतर, TB_RX_READY सिग्नल उच्च असल्याचे सांगितले जाते.
  3. JESD204BRX TB_SYNC_N पिन कमी करून सिंक्रोनाइझेशन विनंती जारी करते.
  4. JESD204BRX ब्लॉक JESD204BTX ब्लॉकद्वारे प्रसारित होणारे k28.5 वर्ण तपासतो.
  5. TB_SYNC_N सिग्नल उच्च झाल्यानंतर CGS आणि ILA टप्पा सुरू होतो.
  6. टेस्टबेंच CGS_ERR सिग्नल कमी आहे की नाही हे तपासते आणि कोड ग्रुप सिंक्रोनाइझेशन फेज पूर्ण करते.
  7. JESD204BRX लिंक TB_SYNC_N सिग्नलला उच्च पातळीवर दावा करते.
  8. CGS टप्पा यशस्वीरित्या पूर्ण झाल्यानंतर, JESD204BTX ब्लॉक प्रारंभिक लेन सुरू करतो
    खालील क्रमाने चार मल्टी-फ्रेम प्रसारित करून संरेखन (ILA) क्रम:
    – TB_TX_SOMF = 0x8 वर पहिली फ्रेम
    – TB_TX_SOMF = 0x2 वर दुसरी फ्रेम
    – TB_TX_SOMF = 0x8 वर तिसरी फ्रेम
    – TB_TX_SOMF वर चौथी फ्रेम = 0x2
  9. JESD204BRX लिंकला खालील क्रमाने चार मल्टी-फ्रेम मिळण्यास सुरुवात होते:
    – TB_TX_SOMF = 0x8 वर पहिली फ्रेम
    – TB_TX_SOMF = 0x2 वर दुसरी फ्रेम
    – TB_TX_SOMF = 0x8 वर तिसरी फ्रेम
    – TB_TX_SOMF वर चौथी फ्रेम = 0x2
  10. जर सर्व JESD204BRX DATA_OUT फ्रेम अलाइनमेंटसह योग्यरित्या प्राप्त झाले तर ILA फेज चाचणी उत्तीर्ण होते.
  11. ILA टप्पा यशस्वीरित्या पूर्ण झाल्यानंतर, JESD204BTX ब्लॉक डेटा टप्प्यात प्रवेश करतो.
  12. डेटा टप्प्यात, खालील डेटा JESD204BTX ब्लॉकला दिला जातो: PRBS7, PRBS15, PRBS23 आणि PRBS31 PRBS जनरेटर वापरून.
  13. वेव्हफॉर्म जनरेटरमधून साइन, स्क्वेअर, सॉ आणि त्रिकोणी लाटा निर्माण होतात.
  14. PRBS तपासक अपेक्षित PRBS पॅटर्नच्या विरूद्ध प्राप्त PRBS पॅटर्न तपासतो.
  15. वेव्हफॉर्म आउटपुट असू शकते viewआकृती 6-5 मध्ये दाखवल्याप्रमाणे संबंधित लहरी निवडीवरील सिम्युलेशन विंडोमध्ये एड.
  16. जर डेटा तपासकाला कोणतीही त्रुटी आढळली नाही, तर टेस्टबेंच एक TESTBENCH PASSED संदेश जारी करतो ज्यामध्ये सिम्युलेशन यशस्वी झाल्याचे सांगितले जाते. जर एखादी त्रुटी आढळली, तर टेस्टबेंच एक TESTBENCH FAILED संदेश जारी करतो जो दर्शवितो की टेस्टबेंच अयशस्वी झाला आहे.
    सिम्युलेशन चालू असताना, तुम्ही खालील आकृतीमध्ये दाखवल्याप्रमाणे, मॉडेल सिमच्या ट्रान्सक्रिप्ट विंडोमध्ये चाचणी केसेसची स्थिती पाहू शकता.

आकृती ६-४. ट्रान्सक्रिप्ट विंडो

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - ट्रान्सक्रिप्ट विंडो

सिम्युलेशन नंतर, वेव्हफॉर्म विंडो खालील आकृतीमध्ये दाखवल्याप्रमाणे सिम्युलेशन वेव्हफॉर्म प्रदर्शित करते.
टीप: तुम्ही लॉगमध्ये काही इशारे दिसू शकतात. हे दिसतात कारण सिम्युलेशनमध्ये UART वापरलेले नाही. सिम्युलेशन फक्त JESD वर केंद्रित आहे, तर UART आणि RAM हे GUI उद्देशांसाठी समाविष्ट आहेत.
आकृती ६-५. सिम्युलेशन वेव्हफॉर्म विंडो

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - वेव्हफॉर्म विंडो

डेमो सेट करत आहे

(प्रश्न विचारा)

बिटस्ट्रीम जनरेट केल्यानंतर, पोलर फायर® डिव्हाइस प्रोग्राम केलेले असणे आवश्यक आहे. पोलर फायर डिव्हाइस प्रोग्राम करण्यासाठी, खालील चरणे करा:

  1. बोर्डवरील जंपर सेटिंग्ज खालील तक्त्यात दाखवल्याप्रमाणे आहेत याची खात्री करा.
    तक्ता 7-1. जम्पर सेटिंग्ज
    जम्पर वर्णन  डीफॉल्ट
    J11 FTDI चिपद्वारे प्रोग्रामिंगसाठी पिन १ आणि २ बंद करा.
    बाह्य FlashPro4 किंवा FlashPro5 डिव्हाइसद्वारे प्रोग्रामिंगसाठी पिन १ आणि २ उघडा.    		 उघडा
    J3 कोर व्हॉल्यूम निवडण्यासाठी जंपरtage.
    १.०५ व्होल्टसाठी पिन १ आणि २ बंद करा.
    १.० व्होल्टसाठी पिन १ आणि २ उघडा.    		 बंद
    J10 बाह्य SPI फ्लॅशद्वारे प्रोग्रामिंगसाठी पिन १ आणि २ बंद करा.
    जर J10 उघडे असेल, तर ते FTDI चिप वापरून SPI स्लेव्ह प्रोग्रामिंगला अनुमती देते.    		 उघडा
  2. पॉवर सप्लाय केबलला बोर्डवरील J2 कनेक्टरशी जोडा.
  3. होस्ट पीसीवरून बोर्डवरील J1 (FTDI पोर्ट) शी USB केबल कनेक्ट करा.
  4. SW1 स्लाईड स्विच वापरून बोर्डवर पॉवर द्या.
    जेव्हा बोर्ड चालू असतो, तेव्हा वीज पुरवठा करणारे LEDs 1 ते 4 चमकतात. पोलर फायर स्प्लॅश बोर्डवरील LEDs बद्दल अधिक माहितीसाठी, UG0786: पोलर फायर FPGA स्प्लॅश किट वापरकर्ता मार्गदर्शक पहा.
  5. लिबेरो डिझाईन फ्लो टॅबमध्ये, Run PROGRAM Action वर डबल-क्लिक करा.

ला view संबंधित लॉग file, रिपोर्ट्स टॅबवर नेव्हिगेट करा, रन प्रोग्राम अॅक्शन वर उजवे-क्लिक करा आणि निवडा View अहवाल द्या.
जेव्हा डिव्हाइस यशस्वीरित्या प्रोग्राम केले जाते, तेव्हा खालील आकृतीमध्ये दाखवल्याप्रमाणे हिरवा टिक मार्क दिसून येतो. JESD204B स्टँडअलोन डेमो कसा चालवायचा याबद्दल माहितीसाठी, डेमो चालवणे पहा.

आकृती ७-१. डिव्हाइस प्रोग्रामिंग पूर्ण झाले

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डिव्हाइस प्रोग्रामिंग

फ्लॅश प्रो एक्सप्रेस वापरून डिव्हाइस प्रोग्रामिंग करणे

(प्रश्न विचारा)
हा विभाग प्रोग्रामिंग जॉबसह पोलर फायर® डिव्हाइस कसे प्रोग्राम करायचे याचे वर्णन करतो. file फ्लॅश प्रो एक्सप्रेस वापरून. .जॉब file खालील डिझाइनमध्ये उपलब्ध आहे files फोल्डर स्थान: mpf_an5978_df/Programming_Fileनोकरी.

डिव्हाइस प्रोग्राम करण्यासाठी, खालील चरणे करा:

  1. होस्ट PC वर, Flash Pro Express सॉफ्टवेअर लाँच करा.
  2. नवीन प्रोजेक्ट तयार करण्यासाठी, प्रोजेक्ट मेनूमधून फ्लॅश प्रो एक्सप्रेस जॉब मधील न्यू किंवा न्यू जॉब प्रोजेक्ट वर क्लिक करा.
  3. फ्लॅश प्रो एक्सप्रेस जॉब डायलॉग बॉक्समधील नवीन जॉब प्रोजेक्टमध्ये खालील प्रविष्ट करा:
    - प्रोग्रामिंगचे काम file: ब्राउझ वर क्लिक करा आणि नोकरीच्या ठिकाणी नेव्हिगेट करा file स्थित आहे आणि निवडा file. डीफॉल्ट स्थान आहे: mpf_an5978_df/Programming_Fileनोकरी.
    – फ्लॅश प्रो एक्सप्रेस जॉब प्रोजेक्ट लोकेशन: ब्राउझ करा वर क्लिक करा आणि फ्लॅश प्रो एक्सप्रेस प्रोजेक्ट लोकेशनवर नेव्हिगेट करा.
    आकृती ८-१. फ्लॅश प्रो एक्सप्रेस जॉब कडून नवीन जॉब प्रोजेक्टमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - नवीन जॉब प्रोजेक्ट
  4. ओके क्लिक करा. आवश्यक प्रोग्रामिंग file निवडले आहे आणि डिव्हाइसमध्ये प्रोग्राम करण्यासाठी तयार आहे.
  5. खालील आकृतीत दाखवल्याप्रमाणे, फ्लॅश प्रो एक्सप्रेस विंडो दिसेल. प्रोग्रामर फील्डमध्ये प्रोग्रामर नंबर दिसत असल्याची पुष्टी करा. जर नसेल, तर बोर्ड कनेक्शनची पुष्टी करा आणि रिफ्रेश/रिस्कॅन प्रोग्रामर वर क्लिक करा.
    आकृती 8-2. डिव्हाइस प्रोग्रामिंगमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डिव्हाइस प्रोग्रामिंग
  6. RUN वर क्लिक करा. जेव्हा डिव्हाइस यशस्वीरित्या प्रोग्राम केले जाते, तेव्हा खालील आकृतीमध्ये दर्शविल्याप्रमाणे रन पास केलेली स्थिती प्रदर्शित केली जाते.
    आकृती 8-3. फ्लॅशप्रो एक्सप्रेस - रन पास झालामायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - फ्लॅशप्रो एक्सप्रेस
  7. फ्लॅश प्रो एक्सप्रेस बंद करा किंवा प्रोजेक्ट टॅबमध्ये बाहेर पडा क्लिक करा.

डेमो चालवित आहे

(प्रश्न विचारा)

हा विभाग पोलर फायर® स्प्लॅश बोर्डवर JESD204B डेमो चालवण्यासाठी JESD204B GUI कसा वापरायचा याचे वर्णन करतो.
९.१. GUI स्थापित करणे (प्रश्न विचारा)
डेमो चालवण्यासाठी, JESD204B GUI स्थापित करा. GUI इनपुट म्हणून वेगवेगळ्या PRBS चाचणी नमुन्यांची निवड करण्यास अनुमती देते आणि JESD204B स्थिती सिग्नल आणि बोर्डकडून प्राप्त झालेले PRBS स्थिती प्रदर्शित करते.
GUI चा वेव्हफॉर्म टॅब इनपुट म्हणून निवडलेल्या प्रत्येक वेव्हफॉर्मसाठी बोर्डकडून प्राप्त झालेले आउटपुट वेव्हफॉर्म प्रदर्शित करतो.

GUI स्थापित करण्यासाठी, खालील चरणे करा:

  1. खालील डिझाइनमधून JESD204B_GUI अॅप्लिकेशन (setup.exe) स्थापित करा. files फोल्डर: mpf_an5978_df/GUI.
  2. GUI अॅप्लिकेशन सुरू करण्यासाठी, इंस्टॉलेशन डायरेक्टरीमधून JESD204B_GUI अॅप्लिकेशनवर डबल-क्लिक करा.

९.२. डेमो डिझाइन चालवणे (प्रश्न विचारा)
JESD204B डेमो चालवण्यासाठी, खालील पायऱ्या करा:

  1. डेमो सेट अप करण्याच्या चरण १ ते ४ मध्ये वर्णन केल्याप्रमाणे जंपर्स कनेक्ट करा आणि पोलर फायर® स्प्लॅश बोर्ड सेट करा.
  2. होस्ट पीसीवरील डिव्हाइस मॅनेजरमध्ये, यूएसबी सिरीयल कन्व्हर्टरशी संबंधित COM पोर्ट लक्षात घ्या.
    क. COM पोर्ट निश्चित करण्यासाठी, प्रत्येक COM पोर्टच्या गुणधर्मांमधील स्थान फील्ड तपासा.
  3. होस्ट पीसीच्या स्टार्ट मेनूवर, JESD204B_GUI वर क्लिक करा.
  4. COM पोर्टच्या यादीतून, चरण 2 मध्ये ओळखलेला COM पोर्ट निवडा आणि खालील आकृतीमध्ये दाखवल्याप्रमाणे कनेक्ट वर क्लिक करा.
    आकृती ९-१. COM पोर्ट निवडमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - COM पोर्ट सिलेक्शनमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - चिन्ह १ महत्वाचे: पोर्ट संख्या भिन्न असू शकतात. या उदाहरणातampतर, COM पोर्ट ३२ हा निवडण्यासाठी योग्य पोर्ट आहे.
    यशस्वी कनेक्शननंतर, खालील आकृतीमध्ये दाखवल्याप्रमाणे, होस्ट कनेक्शन इंडिकेटर हिरवा होतो.
    आकृती ९-२. यशस्वी होस्ट कनेक्शनमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - यशस्वी होस्ट कनेक्शनखालील तक्त्यामध्ये JESD204B GUI मध्ये प्रदर्शित होणाऱ्या स्थिती सिग्नलची यादी दिली आहे.
    तक्ता ९-१. JESD204B GUI मधील स्थिती सिग्नल
    सिग्नल वर्णन
    होस्ट कनेक्शन UART संप्रेषण स्थिती दर्शविते.
    दुवा स्थिती TX आणि RX मधील कम्युनिकेशन लिंकची स्थिती दाखवते.
    समक्रमण_एन JESD204B स्थिती दर्शवते.
    संरेखित सर्व ट्रान्सीव्हर लेन संरेखित असल्याचे दर्शविते.
    RX वैध RX डेटा वैध असल्याचे दर्शविते. 8b10b मोडमध्ये, स्वल्पविराम संरेखन झाले आहे आणि CDR लॉक झाला आहे हे दर्शविते.
    पीआरबीएस स्थिती PRBS त्रुटी दर्शवते.
    त्रुटी गणना PRBS तपासणी दरम्यान झालेल्या त्रुटींची संख्या प्रदान करते.
    CGS_ERR कोड ग्रुप सिंक्रोनाइझेशन एरर दर्शवते.
    NIT_ERR बद्दल "टेबलमध्ये नाही" ही त्रुटी दर्शवते.
    डीआयएसपी त्रुटी असमानता त्रुटी दर्शवते.
    लिंक_सीडी_ईआरआर लिंक कॉन्फिगरेशन डेटा जुळत नाही हे दर्शवते.
    यूसीसी_ईआरआर "अनपेक्षित नियंत्रण वर्ण" त्रुटी दर्शवते.
  5. इनपुट सिलेक्शन यादीतून, ट्रान्समिट करायचा पॅटर्न निवडा आणि खालील आकृतीत दाखवल्याप्रमाणे START वर क्लिक करा.
    आकृती ९-३. नमुना निवडमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - पॅटर्न निवडनिवडलेला पॅटर्न सिरीयल ट्रान्समिट लिंकवरून पाठवला जातो आणि CoreJESD204BRX द्वारे प्राप्त केला जातो, जो त्रुटी तपासतो. कोणत्याही वेळी, खालील आकृतीमध्ये दाखवल्याप्रमाणे, GUI वरील स्थिती सिग्नल वापरून JESD204B स्थितीचे निरीक्षण केले जाऊ शकते.
    आकृती ९-४. लिंक स्थिती आणि JESD204B स्थितीमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - लिंक स्टेटस
  6. PRBS डेटामध्ये त्रुटी निर्माण करण्यासाठी, डेटा त्रुटी निर्माण करा वर क्लिक करा.
    PRBS स्टेटस इंडिकेटर लाल होतो आणि एरर काउंट फील्ड खालील आकृतीत दाखवल्याप्रमाणे एररची संख्या दाखवते.
    आकृती ९-५. डेटा त्रुटीमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डेटा एरर
  7. PRBS डेटामधील त्रुटी दूर करण्यासाठी आणि PRBS स्थिती रीसेट करण्यासाठी Clear Error वर क्लिक करा.
    खालील आकृतीत दाखवल्याप्रमाणे, PRBS स्टेटस इंडिकेटर हिरवा होतो आणि एरर काउंट 0 वर बदलतो.
    आकृती ९-६. डेटा त्रुटी साफ केलीमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - डेटा एरर साफ केली
  8. CoreJESD204BTX आणि ट्रान्सीव्हर लेन दरम्यान लिंक एरर जनरेट करण्यासाठी, लिंक एरर जनरेट करा वर क्लिक करा.
    खालील आकृतीत दाखवल्याप्रमाणे, लिंक स्टेटस, SYNC_N, ALIGNED, RX VALID, DISP_ERR आणि CGS_ERROR इंडिकेटर लाल होतात.
    आकृती ९-७. लिंक त्रुटीमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - लिंक एरर
  9. लिंक एरर साफ करण्यासाठी, एरर साफ करा वर क्लिक करा.
    खालील आकृतीत दाखवल्याप्रमाणे, स्थिती निर्देशक हिरवे होतात.
    आकृती ९-८. लिंक त्रुटी साफ करामायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - लिंक एरर साफ करा
  10. पॅटर्न बदलण्यासाठी, इनपुट सिलेक्शन सूचीमधून त्रिकोण निवडा.
    निवडलेला पॅटर्न सिरीयल ट्रान्समिट लिंकवरून पाठवला जातो आणि CoreJESD204BRX द्वारे प्राप्त केला जातो. कोणत्याही वेळी, GUI वरील स्टेटस सिग्नल वापरून JESD204B स्थितीचे निरीक्षण केले जाऊ शकते.
  11. ला view CoreJESD204BRX कडून मिळालेला वेव्हफॉर्म, खालील आकृतीत दाखवल्याप्रमाणे वेव्हफॉर्म टॅबवर क्लिक करा.
    आकृती ९-९. त्रिकोण तरंगरूपमायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट - ट्रँगल वेव्हफॉर्म
  12. डेमो संपवण्यासाठी, थांबा वर क्लिक करा आणि GUI बंद करा.

परिशिष्ट अ: संदर्भ

(प्रश्न विचारा)

या विभागात डेमो डिझाइनमध्ये वापरल्या जाणाऱ्या JESD204B मानक आणि IP कोरबद्दल अधिक माहिती प्रदान करणारे दस्तऐवज सूचीबद्ध आहेत.

परिशिष्ट ब: TCL स्क्रिप्ट चालवणे

(प्रश्न विचारा)

टीसीएल स्क्रिप्ट डिझाइनमध्ये प्रदान केल्या आहेत fileनिर्देशिका HW अंतर्गत s फोल्डर. आवश्यक असल्यास, डिझाईनच्या अंमलबजावणीपासून नोकरीच्या निर्मितीपर्यंत डिझाइन प्रवाहाचे पुनरुत्पादन केले जाऊ शकते file. TCL चालवण्यासाठी, खालील पायऱ्या करा:

  1. Libero® सॉफ्टवेअर लाँच करा.
  2. प्रकल्प निवडा > स्क्रिप्ट चालवा….
  3. Browse वर क्लिक करा आणि डाउनलोड केलेल्या HW डिरेक्टरीमधून script.tcl निवडा.
  4. रन वर क्लिक करा.

TCL स्क्रिप्ट यशस्वीरित्या कार्यान्वित झाल्यानंतर, HW डायरेक्टरीमध्ये Libero प्रोजेक्ट तयार केला जातो. TCL स्क्रिप्टबद्दल अधिक माहितीसाठी, mpf_an5978_df/HW/TCL_Script_readme.txt पहा.
TCL कमांडबद्दल अधिक माहितीसाठी, TCL कमांड संदर्भ मार्गदर्शक पहा. TCL स्क्रिप्ट चालवताना येणाऱ्या कोणत्याही प्रश्नांसाठी, तांत्रिक समर्थनाशी संपर्क साधा.

पुनरावृत्ती इतिहास

(प्रश्न विचारा)

पुनरावृत्ती इतिहास दस्तऐवजात लागू केलेल्या बदलांचे वर्णन करतो. वर्तमान प्रकाशनापासून सुरू होणारे बदल पुनरावृत्तीद्वारे सूचीबद्ध केले जातात.

उजळणी  तारीख  वर्णन
A 08/2025 दस्तऐवजाच्या आवृत्ती अ मध्ये केलेल्या बदलांची यादी खालीलप्रमाणे आहे:
• दस्तऐवज मायक्रोचिप टेम्पलेटमध्ये स्थलांतरित करण्यात आला.
• कागदपत्र क्रमांक ५०२००७९६ वरून DS००००५९७८ वर अपडेट केला गेला.
• दस्तऐवज आयडी DG0796 वरून AN5978 वर अपडेट केला गेला.
3.0 — हे दस्तऐवज Libero® SoC Polar Fire v2.2 रिलीझच्या संदर्भात अपडेट केले आहे.
2.0 — हे दस्तऐवज Libero SoC Polar Fire v2.1 रिलीझच्या संदर्भात अपडेट केले आहे.
1.0 — या दस्तऐवजाचे पहिले प्रकाशन.

मायक्रोचिप FPGA समर्थन

मायक्रोचिप एफपीजीए उत्पादने समूह ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, ए यासह विविध समर्थन सेवांसह त्याच्या उत्पादनांचे समर्थन करतो webसाइट आणि जगभरातील विक्री कार्यालये.
ग्राहकांना सपोर्टशी संपर्क साधण्यापूर्वी मायक्रोचिप ऑनलाइन संसाधनांना भेट देण्याची सूचना केली जाते कारण त्यांच्या प्रश्नांची उत्तरे आधीच दिली गेली असण्याची शक्यता आहे.
च्या माध्यमातून तांत्रिक सहाय्य केंद्राशी संपर्क साधा webwww.microchip.com/support येथे साइट. FPGA डिव्हाइस भाग क्रमांकाचा उल्लेख करा, योग्य केस श्रेणी निवडा आणि डिझाइन अपलोड करा files तांत्रिक समर्थन केस तयार करताना.
गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.

  • उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
  • उर्वरित जगातून, 650.318.4460 वर कॉल करा
  • फॅक्स, जगातील कोठूनही, 650.318.8044

मायक्रोचिप माहिती

ट्रेडमार्क
“मायक्रोचिप” नाव आणि लोगो, “M” लोगो आणि इतर नावे, लोगो आणि ब्रँड हे मायक्रोचिप टेक्नॉलॉजी इनकॉर्पोरेटेडचे ​​नोंदणीकृत आणि नोंदणीकृत नसलेले ट्रेडमार्क आहेत किंवा युनायटेड स्टेट्स आणि/किंवा इतर देशांमधील त्याच्या सहयोगी आणि/किंवा सहाय्यक आहेत (“मायक्रोचिप ट्रेडमार्क"). Microchip ट्रेडमार्क संबंधित माहिती येथे आढळू शकते https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

कायदेशीर सूचना
हे प्रकाशन आणि यातील माहिती केवळ मायक्रोचिप उत्पादनांसह वापरली जाऊ शकते, ज्यामध्ये तुमच्या अनुप्रयोगासह मायक्रोचिप उत्पादनांची रचना, चाचणी आणि एकत्रीकरण समाविष्ट आहे. या माहितीचा इतर कोणत्याही प्रकारे वापर या अटींचे उल्लंघन करते. डिव्‍हाइस अ‍ॅप्लिकेशन्सशी संबंधित माहिती केवळ तुमच्या सोयीसाठी प्रदान केली जाते आणि ती अपडेट्सद्वारे बदलली जाऊ शकते. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे. अतिरिक्त समर्थनासाठी तुमच्या स्थानिक मायक्रोचिप विक्री कार्यालयाशी संपर्क साधा किंवा येथे अतिरिक्त समर्थन मिळवा www.microchip.com/en-us/support/design-help/client-support-services.

ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. MICROCHIP कोणत्याही प्रकारचे कोणतेही प्रतिनिधित्व किंवा हमी देत ​​नाही मग ते व्यक्त किंवा निहित, लिखित किंवा मौखिक, वैधानिक किंवा अन्यथा, माहितीशी संबंधित परंतु मर्यादित नसलेले गैर-उल्लंघन, व्यापारीता आणि विशिष्ट हेतूसाठी योग्यता, किंवा त्याच्या स्थिती, गुणवत्ता किंवा कार्यप्रदर्शनाशी संबंधित हमी.
कोणत्याही अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक, किंवा परिणामी नुकसान, नुकसान, खर्च किंवा कोणत्याही प्रकारच्या खर्चासाठी मायक्रोचिप जबाबदार राहणार नाही, ज्याचा संबंध यूएसकेशी संबंधित असेल, जरी MICROCHIP ला संभाव्यतेचा सल्ला दिला गेला असेल किंवा नुकसान शक्य असेल. कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहितीशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची संपूर्ण उत्तरदायित्व किंवा तिचा वापर, जर तुम्हाला काही असेल तर, शुल्काच्या रकमेपेक्षा जास्त होणार नाही. माहितीसाठी मायक्रोचिप.
लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.

मायक्रोचिप डिव्हाइसेस कोड संरक्षण वैशिष्ट्य
मायक्रोचिप उत्पादनांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:

  • मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये समाविष्ट असलेल्या वैशिष्ट्यांची पूर्तता करतात.
  • मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब इच्छित पद्धतीने, ऑपरेटिंग वैशिष्ट्यांमध्ये आणि सामान्य परिस्थितीत वापरल्यास सुरक्षित आहे.
  • मायक्रोचिप त्याच्या बौद्धिक संपदा अधिकारांचे मूल्य आणि आक्रमकपणे संरक्षण करते. मायक्रोचिप उत्पादनांच्या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याचा प्रयत्न कठोरपणे प्रतिबंधित आहे आणि डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन करू शकते.
  • मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत ​​आहोत.
    कोड संरक्षण सतत विकसित होत आहे. मायक्रोचिप आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहे.

मायक्रोचिप लोगो अर्जाची नोंद
© 2025 Microchip Technology Inc. आणि त्याच्या सहाय्यक कंपन्या
DS00005978A –

कागदपत्रे / संसाधने

मायक्रोचिप AN5978 पोलर फायर FPGA स्प्लॅश किट [pdf] वापरकर्ता मार्गदर्शक
AN5978 पोलर फायर FPGA स्प्लॅश किट, AN5978, पोलर फायर FPGA स्प्लॅश किट, फायर FPGA स्प्लॅश किट, FPGA स्प्लॅश किट, स्प्लॅश किट

संदर्भ

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *