intel Nios II एम्बेडेड डिझाईन सुट रिलीझ नोट्स

Nios II एम्बेडेड डिझाइन सूट प्रकाशन नोट्स

या रिलीझ नोट्स Altera® Nios® II एम्बेडेड डिझाइन सूट (EDS) च्या 13.1 ते 15.0 पर्यंतच्या आवृत्त्या कव्हर करतात. या प्रकाशन नोट्स Nios II EDS साठी पुनरावृत्ती इतिहासाचे वर्णन करतात. Nios II EDS साठी इरेटाच्या सर्वात अलीकडील यादीसाठी, Altera वर सपोर्ट अंतर्गत नॉलेज बेस शोधा webजागा. प्रभावित उत्पादन आवृत्ती आणि इतर निकषांवर आधारित इरेटा शोधण्यासाठी तुम्ही नॉलेज बेस वापरू शकता.

संबंधित माहिती Altera Knowledge Base

उत्पादन पुनरावृत्ती इतिहास

खालील तक्ता Nios II EDS साठी पुनरावृत्ती इतिहास दर्शविते.

Nios II एम्बेडेड डिझाइन सूट पुनरावृत्ती इतिहास

Nios II EDS वैशिष्ट्यांबद्दल अधिक माहितीसाठी, Nios II हँडबुक पहा.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

संबंधित माहिती

• Nios II क्लासिक प्रोसेसर संदर्भ हँडबुक
• Nios II क्लासिक सॉफ्टवेअर डेव्हलपरचे हँडबुक
• Nios II Gen2 प्रोसेसर संदर्भ हँडबुक
• Nios II Gen2 सॉफ्टवेअर डेव्हलपरचे हँडबुक

Nios II EDS v15.0 अद्यतने

v15.0 Nios II EDS मध्ये खालील नवीन आणि वर्धित वैशिष्ट्ये समाविष्ट आहेत:

• नवीन MAX 10 analog-to-digital कनवर्टर (ADC) HAL ड्रायव्हर
• नवीन रांगेत सीरियल पेरिफेरल इंटरफेस (QSPI) HAL ड्रायव्हर
• MAX 10 ADC HAL ड्रायव्हरमध्ये सुधारणा
• Nios II GNU टूलचेन v4.9.1 वर अपग्रेड केले
  • लिंक टाइम ऑप्टिमायझेशन (-flto) साठी सुधारित समर्थन — mgpopt = [काहीही नाही, स्थानिक, जागतिक, डेटा, सर्व] वापरून ग्लोबल पॉइंटर ऑप्टिमायझेशनवर अधिक नियंत्रण
  • नल पॉइंटर चेक (GNU v4.9.1 मध्ये नवीन) –fno-delete-null-pointer-checks सह अक्षम केले जाऊ शकते
• Nios II Linux कर्नल आणि टूलचेन घटक अपस्ट्रीम हाय-प्रो स्वीकारले गेले आहेतfile समस्यांचे निराकरण केले:
• EPCQ HAL ड्रायव्हर समस्या दुरुस्त केल्या
• Windows Nios II टर्मिनलमध्ये सानुकूल न्यूलिब जनरेटर निश्चित केले आहे
• stdin आता Windows वर योग्यरित्या काम करत आहे

Nios II EDS v14.1 अद्यतने

Nios II Gen2 प्रोसेसर कोर

Nios II ची शेवटची आवृत्ती 14.0 आहे आणि तिचे नाव Nios II क्लासिक आहे. या बिल्डनंतरच्या Nios II आवृत्त्यांना Nios II Gen2 म्हणतात. Nios II Gen2 प्रोसेसर Nios II क्लासिक प्रोसेसरसह बायनरी सुसंगत आहेत, परंतु खालील नवीन वैशिष्ट्ये आहेत:

• 64-बिट अॅड्रेस रेंजसाठी पर्याय
• पर्यायी परिधीय मेमरी प्रदेश
• जलद आणि अधिक निर्धारक अंकगणित सूचना

14.1 साठी नवीन एम्बेडेड IP

नवीन आयपीच्या यादीमध्ये हे समाविष्ट आहे:

• HPS इथरनेट कनवर्टर IP - हे तुम्हाला HPS इथरनेट I/O पिन नियुक्त करण्याची परवानगी देतात
  FPGA I/O पिनमध्ये आणि GMII फॉरमॅटमधून RGMII किंवा SGMII मध्ये रूपांतरित करा.
  टीप: तुम्ही HPS I/O द्वारे पिन मर्यादित असल्यास हे खूप उपयुक्त आहे.
• नवीन डिव्हाइस कुटुंब-विशिष्ट IP कोर:
  • Arria 10 - TPIU ट्रेस आयपी. रनटाइम सॉफ्टवेअर डीबगमध्ये ट्रेस हे अंतिम साधन आहे, जसे सिग्नलटॅप FPGA विकासासाठी आहे. हा IP विकासकांना ARM® Cortex™-A9 ट्रेस डीबग सिग्नल्स बाह्य पिनवर निर्यात करण्यास सक्षम करतो जेणेकरून Lauterbach® किंवा ARM Dstream सारखे ट्रेस डीबग मॉड्यूल A10 SoC Cortex-A9 शी कनेक्ट केले जाऊ शकतात.
  • मॅक्स 10 - नवीन IP जे Max10 ADCs आणि वापरकर्ता फ्लॅशवर Qsys सुसंगत इंटरफेस वितरीत करतात. हे नवीन IP Max10 ex मध्ये वापरले जातातampले डिझाईन्स. 14.1 रिलीझमध्ये नवीन माजी आहेampडिझाईन्स जे दाखवतात:
• कमाल 10 स्लीप मोड, कमी पॉवर अनुप्रयोगांसाठी
• एकात्मिक एडीसी वापरू इच्छिणाऱ्या विकासकांसाठी अॅनालॉग I/O
• मॅक्स 10 ऑन-चिप कॉन्फिगरेशन फ्लॅश मेमरी मधील ड्युअल कॉन्फिगरेशन क्षमता 14.1 ACDS आणि SoC EDS रिलीझला समर्थन देण्यासाठी Cyclone® V आणि ArriaV SoC गोल्डन सिस्टम संदर्भ डिझाइन (GSRDs) देखील अद्यतनित केले गेले आहेत, याचा अर्थ ते PLL वर्कलोड प्रमाणे 14.1 मध्ये SoC सॉफ्टवेअर निराकरणे स्वयंचलितपणे समाविष्ट करतील.

64-बिट होस्ट समर्थन वर्धित
या प्रकाशनात, खालील साधनांमध्ये 64-बिट क्षमता जोडली गेली:

• 64-बिट nios2-gdb-सर्व्हर
• 64-बिट nios2-फ्लॅश-प्रोग्रामर
• 64-बिट nios2-टर्मिनल

टीप: ACDS मध्ये, किमान दोन GDB सर्व्हर आणि दोन फ्लॅश प्रोग्रामर पाठवले जातात.

ग्रहण वातावरणात सुधारणा
नवीन वातावरणाचे फायदे Nios II डेव्हलपमेंट सूटमध्ये आणण्यासाठी Eclipse वातावरण आवृत्ती 4.3 मध्ये अपग्रेड केले गेले आहे. GCC v4.8.3 आणि पूर्वी समर्थित आवृत्तीमध्ये कमांड लाइन पर्याय फरक आहेत. तुमच्याकडे आधीच्या आवृत्तीसह तयार केलेला विद्यमान प्रकल्प असल्यास, तुम्हाला तुमचा मेक अपडेट करणे आवश्यक आहेfiles किंवा तुमचे बोर्ड समर्थन पॅकेज (BSP) पुन्हा निर्माण करा. फ्री सॉफ्टवेअर फाउंडेशन GCC डाउनलोड अंतर्गत उपलब्ध डाउनलोड्स प्रदान करते आणि GCC प्रकाशन अंतर्गत संपूर्ण GCC प्रकाशन नोट्स उपलब्ध आहेत.
संबंधित माहिती http://gcc.gnu.org/

Nios II GNU टूलचेनमध्ये सुधारणा

खालील साधने अपग्रेड केली गेली आहेत:

• GCC ते आवृत्ती ४.८.३
  • लिंक टाइम ऑप्टिमायझेशन ([flto]) सक्षम केले
• GDB ते आवृत्ती ७.७
• आवृत्ती 1.18 वर newlib

विंडोज होस्ट प्लॅटफॉर्मवरील बिल्ड वातावरण जलद बिल्ड वेळा देण्यासाठी अनुकूल केले गेले आहे. उदाample, मूलभूत इमारत webसर्व्हर ऍप्लिकेशनला आता पूर्वीपेक्षा एक तृतीयांश वेळ लागतो.

Max10 साठी अतिरिक्त समर्थन
या रिलीझमध्ये, वापरकर्ता फ्लॅश मेमरी साठी मेमरी इनिशिएलायझेशन आणि बूटलोड समर्थन जोडून Max10 साठी अतिरिक्त समर्थन आहे. नवीनची बीटा आवृत्ती आहे file रूपांतरण उपयुक्तता, ज्याला alt- म्हणतातfile-कन्व्हर्ट करा, ज्यामुळे तुमचा डेटा फ्लॅशमध्ये लोड करण्यासाठी योग्य फॉरमॅटमध्ये मिळवणे सोपे होते.

EPCQ IP परिधीय वर अपग्रेड
अपग्रेड केलेल्या EPCQ सॉफ्ट IP पेरिफेरलसाठी HAL सॉफ्टवेअर आणि बूटलोडर समर्थन जोडले गेले आहे. EPCQ IP कोर हे x4 मोड आणि L उपकरणांसाठी समर्थन जोडण्यासाठी श्रेणीसुधारित केले गेले आहे, जे Nios किंवा इतर FPGA आधारित मास्टर्सकडून EPCQ डिव्हाइसवर जलद प्रवेश देते.

Nios II EDS v14.0 अद्यतने

64-बिट होस्ट सपोर्ट
Nios II सॉफ्टवेअर बिल्ड टूल्स (SBT) v14.0 फक्त 64-बिट होस्ट सिस्टमला समर्थन देते.

टीप: 32-बिट होस्ट यापुढे समर्थित नाहीत.
खालील Nios II युटिलिटी क्वार्टस II उत्पादनात हलवण्यात आल्या आहेत:

• nios2-gdb-सर्व्हर
• nios2-फ्लॅश-प्रोग्रामर
• nios2-टर्मिनल

रन-टाइम स्टॅक तपासणी
Nios II EDS च्या पूर्वीच्या आवृत्त्यांमध्ये, जर रन-टाइम स्टॅक चेकिंग सक्षम केले असेल, तर Nios II प्रणाली प्रतिसादहीन होऊ शकते. या समस्येचे v14.0 मध्ये निराकरण केले आहे.

लांब उडी समर्थन
Nios II EDS च्या पूर्वीच्या आवृत्त्यांमध्ये, कंपाइलरने लांब उडी (256-MB अॅड्रेस रेंजच्या बाहेर) योग्यरित्या समर्थन दिले नाही. या समस्येचे v14.0 मध्ये निराकरण केले आहे

फ्लोटिंग पॉइंट हार्डवेअर 2 सपोर्ट
फ्लोटिंग पॉइंट हार्डवेअर 2 ला पूर्णपणे समर्थन देण्यासाठी, तुम्ही newlib C लायब्ररी पुन्हा कंपाइल करणे आवश्यक आहे. Nios II EDS v13.1 मध्ये, लिंकर पुन्हा संकलित C लायब्ररीला अनुप्रयोगासह लिंक करण्यात अयशस्वी झाला. या समस्येचे v14.0 मध्ये निराकरण केले आहे.

Qsys ब्रिज सपोर्ट
v14.0 सह प्रारंभ करून, Nios II EDS अॅड्रेस स्पॅन एक्स्टेंडर आणि IRQ ब्रिज कोरला समर्थन देते.

Nios II Gen2 प्रोसेसर सपोर्ट

Nios II Gen2 प्रोसेसर कोर
v14.0 मध्ये, Nios II प्रोसेसर कोरमध्ये प्री समाविष्ट आहेview Nios II Gen2 प्रोसेसर कोरची अंमलबजावणी, Altera च्या नवीनतम उपकरण कुटुंबांना समर्थन देते. Nios II Gen2 प्रोसेसर कोर मूळ Nios II प्रोसेसर प्रमाणेच आकार आणि कार्यप्रदर्शन देते आणि बायनरी स्तरावर Nios II क्लासिक प्रोसेसर कोडशी सुसंगत आहे. टूल फ्लो आणि HAL मध्ये Nios II Gen2 वैशिष्ट्यांना समर्थन देण्यासाठी पर्याय समाविष्ट आहेत. BSP आणि बिल्डिंग सॉफ्टवेअर तयार करण्यासाठी कार्यप्रवाह समान आहे, परंतु Nios II क्लासिक प्रोसेसरसाठी व्युत्पन्न केलेले BSPs पुन्हा निर्माण करणे आवश्यक आहे.

Nios II Gen2 प्रोसेसरसाठी HAL समर्थन
Nios II हार्डवेअर ऍब्स्ट्रॅक्शन लेयर (HAL) खालील Nios II Gen2 वैशिष्ट्यांना समर्थन देण्यासाठी विस्तारित केले आहे:

• 32-बिट पत्ता श्रेणी
• परिधीय (अनकॅशेड) मेमरी प्रदेश
• Nios II/f कोर मधील डेटा कॅशे आणि TCM वर ECC संरक्षण

Nios II Gen2 प्रोसेसर कोर आणि MAX 10 FPGA सपोर्ट
MAX 10 FPGA उपकरणे Nios II Gen2 प्रोसेसरद्वारे समर्थित आहेत, परंतु Nios II क्लासिक प्रोसेसरद्वारे समर्थित नाहीत. MAX 10 डिव्हाइसवर Nios II प्रणाली लागू करण्यासाठी, तुम्ही Nios II Gen2 प्रोसेसर कोर वापरला पाहिजे. 14.0 मध्ये सादर केलेला अल्टेरा ऑन-चिप फ्लॅश मेमरी घटक, Avalon-MM ला ऑन-चिप MAX 10 वापरकर्त्याच्या फ्लॅश मेमरीमध्ये प्रवेश करण्यास सक्षम करतो. या घटकासह, Nios II बूट कॉपियर MAX 10 वापरकर्ता फ्लॅश मेमरीमधून RAM वर कोड कॉपी करू शकतो. १.४.६.३.२. MAX 1.4.6.3.2 FPGA साठी टूल सपोर्ट HAL MAX 10 अॅनालॉग टू डिजिटल (A/D) कन्व्हर्टरसाठी मूलभूत ड्रायव्हर समर्थन जोडते. MAX 10 वापरकर्ता फ्लॅश मेमरीच्या प्रोग्रामिंगला समर्थन देण्यासाठी Altera डिव्हाइस प्रोग्रामिंग युटिलिटीज अपडेट केल्या जातात.

v14.0a10 मध्ये नवीन काय आहे: Nios II Gen2 प्रोसेसर आणि Arria 10 FPGA सपोर्ट
Arria 10 FPGA साधने Nios II Gen2 प्रोसेसरद्वारे समर्थित आहेत, परंतु क्लासिक Nios II प्रोसेसरद्वारे समर्थित नाहीत. Arria 10 डिव्हाइसवर Nios II प्रणाली लागू करण्यासाठी, तुम्ही Nios II Gen2 प्रोसेसर कोर वापरला पाहिजे.

Nios II EDS v13.1 अद्यतने

GCC 4.7.3 वर श्रेणीसुधारित केले
v13.1 मध्ये, GCC च्या v4.7.3 आवृत्तीला समर्थन देण्यासाठी Nios II सॉफ्टवेअर बिल्ड टूल्स (SBT) अद्यतनित केले गेले आहेत. GCC v4.7.3 आणि पूर्वी समर्थित आवृत्तीमध्ये कमांड लाइन पर्याय फरक आहेत. तुमच्याकडे आधीच्या आवृत्तीसह तयार केलेला विद्यमान प्रकल्प असल्यास, तुम्हाला तुमचा मेक अपडेट करणे आवश्यक आहेfiles किंवा तुमचे बोर्ड समर्थन पॅकेज (BSP) पुन्हा निर्माण करा.

टीप: GCC v4.7.3 अनेक नवीन इशारे आणि संदेश जोडते. जर तुम्ही मागील आवृत्तीमध्ये -Werror कमांड-लाइन पर्याय वापरला असेल, तर तुम्हाला नवीन इशाऱ्यांद्वारे अनपेक्षित त्रुटी दिसू शकतात. Nios II GCC 4.7.3 अंमलबजावणीबद्दल तपशीलांसाठी, Altera Knowledge Base मधील GCC 4.1.2 वरून GCC 4.7.3 पर्यंत Nios II GNU टूलचेन अपग्रेड पहा. फ्री सॉफ्टवेअर फाउंडेशन सामान्य समस्यांचे दस्तऐवजीकरण करून, GCC 4.7 वर पोर्ट करण्यासाठी मार्गदर्शक प्रदान करते. हे मार्गदर्शक GCC, GNU कंपाइलर कलेक्शन, पोर्टिंग टू GCC 4.7 वर आढळू शकते. संपूर्ण GCC प्रकाशन नोट्स GCC प्रकाशन अंतर्गत उपलब्ध आहेत.

संबंधित माहिती

• अल्टेरा नॉलेज बेस
• http://gcc.gnu.org/

वर्धित फ्लोटिंग पॉइंट सानुकूल सूचना समर्थन
v13.1 मध्ये, Qsys नवीन फ्लोटिंग पॉइंट कस्टम इंस्ट्रक्शन सेट घटक, फ्लोटिंग पॉइंट हार्डवेअर 2 निवडण्यासाठी पर्याय जोडते. अॅडव्हान घेण्यासाठीtagफ्लोटिंग पॉइंट हार्डवेअर 2 निर्देशांसाठी सॉफ्टवेअर समर्थनाचे e, altera_nios_custom_instr_floating_point_2.h समाविष्ट करते, जे GCC ला newlib मॅथ फंक्शन्स (GCC बिल्ट-इन मॅथ फंक्शन्स ऐवजी) कॉल करण्यास भाग पाडते. अल्टेरा शिफारस करतो की इष्टतम कामगिरीसाठी तुम्ही newlib पुन्हा कंपाइल करा.

टीप: GCC साठी –mcustom -fpu-cfg कमांड-लाइन पर्याय वापरू नका. हा पर्याय फ्लोटिंग पॉइंट हार्डवेअर 2 निर्देशांना समर्थन देत नाही. Nios II सॉफ्टवेअर बिल्ड टूल्स (SBT) मेकमध्ये वैयक्तिक –mcustom कमांड्स जोडतातfile फ्लोटिंग पॉइंट हार्डवेअर 2 सानुकूल सूचनांना समर्थन देण्यासाठी.

ईसीसी समर्थन
v13.1 मध्ये सुरू करून, Nios II प्रोसेसर पॅरामीटर एडिटर तुम्हाला प्रोसेसर कोर आणि इंस्ट्रक्शन कॅशेमधील RAM साठी ECC संरक्षण सक्षम करू देतो. डीफॉल्टनुसार, रीसेट करताना ECC सक्षम केलेले नाही. म्हणून, सॉफ्टवेअरने ECC संरक्षण सक्षम करणे आवश्यक आहे. ईसीसी अपवाद हँडलर आणि इव्हेंट बसच्या चाचणीला समर्थन देण्यासाठी सॉफ्टवेअर RAM डेटा बिट्समध्ये ECC त्रुटी देखील इंजेक्ट करू शकते. Nios II हार्डवेअर अॅब्स्ट्रॅक्शन लेयर (HAL) चा विस्तार ECC इनिशिएलायझेशन आणि अपवाद हाताळणीसाठी केला जातो.

युनिव्हर्सल बूट कॉपियर
v13.1 मध्ये, अधिक प्रकारच्या फ्लॅश उपकरणांना समर्थन देण्यासाठी Nios II बूट कॉपीअर अपग्रेड केले आहे. अपग्रेड केलेल्या बूट कॉपिअरला युनिव्हर्सल बूट कॉपीअर म्हणतात. Nios II बूट कॉपीअर फ्लॅश उपकरणांपासून अस्थिर मेमरीमध्ये ऍप्लिकेशन बायनरी कॉपी करते. फ्लॅश मेमरी सर्वात कमी मेमरी पत्त्यावर FPGA प्रतिमेसह मांडली जाते, त्यानंतर Nios II अनुप्रयोग बायनरी प्रतिमा. मागील उत्पादन प्रकाशनांमध्ये, प्रत्येक उपकरण कुटुंबासाठी FPGA प्रतिमा आकार निश्चित केला होता. तथापि, चक्रीवादळ V, Stratix V, आणि Arria V कुटुंबातील उपकरणांसाठी, खालील चलांवर अवलंबून प्रतिमेचा आकार बदलतो:

• फ्लॅश प्रकार: क्वाड-आउटपुट (EPCQ) किंवा सिंगल-आउटपुट (EPCS) वर्धित प्रोग्रामेबल कॉन्फिगरेशन डिव्हाइस
• फ्लॅश उपकरण क्षमता: 128 किंवा 256 Mbits
• संक्षेप
• सीरियल पेरिफेरल इंटरफेस (SPI) कॉन्फिगरेशन: ×1 किंवा ×4
• डिव्हाइस लेआउट: एकल किंवा कॅस्केड केलेले

बूट कॉपियरला सध्याचे संयोजन ओळखणे कठीण आहे जेणेकरून ते योग्य प्रतिमा आकार वापरू शकेल आणि भविष्यातील कॉन्फिगरेशनचे समर्थन करण्यात कोणतेही अल्गोरिदम अयशस्वी होऊ शकते. या समस्येचे निराकरण करण्यासाठी, प्रतिमेचा आकार निर्दिष्ट करण्यासाठी FPGA प्रतिमेमध्ये शीर्षलेख जोडला जातो. हेडरमधील प्रतिमा आकार वापरून, युनिव्हर्सल बूट कॉपियर वर्तमान किंवा भविष्यातील उपकरणांमध्ये कोणत्याही फ्लॅश कॉन्फिगरेशनसह कार्य करू शकते. युनिव्हर्सल बूट कॉपीअरला समर्थन देण्यासाठी sof2flash युटिलिटी अपडेट केली आहे. हा बदल FPGA कंट्रोल ब्लॉकच्या पॉवर-ऑनवर FPGA प्रतिमा स्वयंचलितपणे प्रोग्राम करण्याच्या क्षमतेवर परिणाम करत नाही.

ज्ञात समस्या आणि त्रुटी
खालील यादीमध्ये ज्ञात समस्या आणि इरेटा, जर असेल तर:

• Nios II Gen2 प्रोसेसर कॅशे वर्तनात किरकोळ फरक आहे जो त्यांच्या ऍप्लिकेशन्समधील क्लासिक प्रोसेसरच्या नॉन-स्टँडर्ड कॅशे वर्तनाचा फायदा घेणाऱ्या डेव्हलपरवर परिणाम करू शकतो.

संबंधित माहिती
Altera Knowledge Base ज्ञात समस्या आणि इरेटा आणि त्याभोवती कसे कार्य करावे याबद्दल अधिक माहितीसाठी, Altera Knowledge Base शोधा.

• Nios II एम्बेडेड डिझाइन सुट रिलीझ नोट्स अभिप्राय पाठवा

कागदपत्रे / संसाधने

intel Nios II एम्बेडेड डिझाईन सुट रिलीझ नोट्स [pdf] सूचना Nios II, एम्बेडेड डिझाईन सुट रिलीझ नोट्स, Nios II एम्बेडेड डिझाईन सुट रिलीझ नोट्स, डिझाईन सुट रिलीझ नोट्स

संदर्भ

• वापरकर्ता मॅन्युअल