इंटेल नेटिव्ह लूपबॅक प्रवेगक कार्यात्मक युनिट (AFU)
या दस्तऐवजाबद्दल
अधिवेशने
तक्ता 1. दस्तऐवज अधिवेशने
| अधिवेशन | वर्णन |
| # | कमांडच्या आधी आहे जी कमांड रूट म्हणून एंटर करायची आहे हे सूचित करते. |
| $ | एक वापरकर्ता म्हणून एक आदेश प्रविष्ट करणे सूचित करते. |
| हा फॉन्ट | Fileया फॉन्टमध्ये नावे, आदेश आणि कीवर्ड मुद्रित केले जातात. या फॉन्टमध्ये लांब कमांड लाइन छापल्या जातात. जरी लांबलचक कमांड लाईन्स पुढच्या ओळीत गुंडाळल्या जाऊ शकतात, रिटर्न हा कमांडचा भाग नाही; एंटर दाबू नका. |
| कोन कंसांमध्ये दिसणारा प्लेसहोल्डर मजकूर योग्य मूल्यासह बदलला जाणे आवश्यक आहे हे सूचित करते. कोन कंसात प्रवेश करू नका. |
परिवर्णी शब्द
तक्ता 2. परिवर्णी शब्द
| परिवर्णी शब्द | विस्तार | वर्णन |
| AF | प्रवेगक कार्य | संकलित हार्डवेअर प्रवेगक प्रतिमा FPGA लॉजिकमध्ये लागू केली आहे जी ऍप्लिकेशनला गती देते. |
| AFU | प्रवेगक कार्यात्मक एकक | FPGA लॉजिकमध्ये हार्डवेअर एक्सीलरेटर लागू केले आहे जे कार्यप्रदर्शन सुधारण्यासाठी CPU वरून अनुप्रयोगासाठी संगणकीय ऑपरेशन ऑफलोड करते. |
| API | ऍप्लिकेशन प्रोग्रामिंग इंटरफेस | सॉफ्टवेअर ऍप्लिकेशन्स तयार करण्यासाठी सबरूटीन व्याख्या, प्रोटोकॉल आणि साधनांचा संच. |
| ASE | AFU सिम्युलेशन पर्यावरण | को-सिम्युलेशन वातावरण जे तुम्हाला सिम्युलेशन वातावरणात समान होस्ट अॅप्लिकेशन आणि AF वापरण्याची परवानगी देते. ASE हा FPGAs साठी Intel® Acceleration Stack चा भाग आहे. |
| CCI-P | कोर कॅशे इंटरफेस | CCI-P हा मानक इंटरफेस आहे जो AFUs होस्टशी संवाद साधण्यासाठी वापरतो. |
| CL | कॅशे लाइन | 64-बाइट कॅशे लाइन |
| डीएफएच | डिव्हाइस वैशिष्ट्य शीर्षलेख | वैशिष्ट्ये जोडण्याचा विस्तार करण्यायोग्य मार्ग प्रदान करण्यासाठी वैशिष्ट्य शीर्षलेखांची लिंक केलेली सूची तयार करते. |
| FIM | FPGA इंटरफेस व्यवस्थापक | FPGA हार्डवेअर ज्यामध्ये FPGA इंटरफेस युनिट (FIU) आणि मेमरी, नेटवर्किंग इत्यादीसाठी बाह्य इंटरफेस असतात.
एक्सीलरेटर फंक्शन (AF) रन टाइममध्ये FIM सह इंटरफेस करते. |
| FIU | FPGA इंटरफेस युनिट | FIU हा एक प्लॅटफॉर्म इंटरफेस स्तर आहे जो PCIe*, UPI आणि AFU-साइड इंटरफेस जसे की CCI-P सारख्या प्लॅटफॉर्म इंटरफेसमध्ये पूल म्हणून काम करतो. |
| चालू ठेवले… | ||
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
| परिवर्णी शब्द | विस्तार | वर्णन |
| एमपीएफ | मेमरी गुणधर्म फॅक्टरी | MPF हा बेसिक बिल्डिंग ब्लॉक (BBB) आहे ज्याचा वापर AFU FIU सह व्यवहारांसाठी CCI-P वाहतूक आकार देणारी ऑपरेशन्स प्रदान करण्यासाठी करू शकतात. |
| संदेश | संदेश | संदेश - एक नियंत्रण सूचना |
| NLB | नेटिव्ह लूपबॅक | NLB कनेक्टिव्हिटी आणि थ्रूपुट तपासण्यासाठी CCI-P लिंकवर वाचन आणि लेखन करते. |
| RdLine_I | वाचा ओळ अवैध | FPGA कॅशे हिंटसह मेमरी वाचण्याची विनंती अवैध वर सेट केली आहे. लाइन FPGA मध्ये कॅश केलेली नाही, परंतु FPGA कॅशे प्रदूषण होऊ शकते.
टीप: कॅशे tag Intel Ultra Path Interconnect (Intel UPI) वरील सर्व थकबाकी विनंत्यांची विनंती स्थिती ट्रॅक करते. म्हणून, RdLine_I पूर्ण झाल्यावर अवैध म्हणून चिन्हांकित केले असले तरी, ते कॅशे वापरते tag UPI वर विनंती स्थितीचा तात्पुरता मागोवा घेण्यासाठी. या कृतीमुळे कॅशे लाइन निष्कासित होऊ शकते, परिणामी कॅशे प्रदूषण होऊ शकते. अडवानtagRdLine_I वापरणे म्हणजे CPU निर्देशिकेद्वारे त्याचा मागोवा घेतला जात नाही; अशा प्रकारे ते CPU वरून स्नूपिंग प्रतिबंधित करते. |
| RdLine-S | शेअर केलेली लाईन वाचा | FPGA कॅशे हिंटसह मेमरी रीड विनंती शेअर करण्यासाठी सेट केली आहे. सामायिक स्थितीत FPGA कॅशेमध्ये ठेवण्याचा प्रयत्न केला जातो. |
| WrLine_I | ओळ अवैध लिहा | FPGA कॅशे हिंटसह, मेमरी लेखन विनंती अवैध वर सेट केली आहे. FIU डेटा FPGA कॅशेमध्ये ठेवण्याच्या हेतूने डेटा लिहितो. |
| WrLine_M | ओळ सुधारित लिहा | FPGA कॅशे हिंटसह, मेमरी लेखन विनंती सुधारित वर सेट केली आहे. FIU डेटा लिहिते आणि सुधारित स्थितीत FPGA कॅशेमध्ये सोडते. |
प्रवेग शब्दावली
तक्ता 3. FPGAs शब्दावलीसह Intel Xeon® CPU साठी प्रवेग स्टॅक
| मुदत | संक्षेप | वर्णन |
| FPGAs सह Intel Xeon® CPU साठी इंटेल प्रवेग स्टॅक | प्रवेग स्टॅक | सॉफ्टवेअर, फर्मवेअर आणि टूल्सचा संग्रह जो इंटेल FPGA आणि इंटेल Xeon प्रोसेसर दरम्यान कार्यप्रदर्शन-अनुकूलित कनेक्टिव्हिटी प्रदान करतो. |
| इंटेल एफपीजीए प्रोग्राम करण्यायोग्य प्रवेग कार्ड (इंटेल एफपीजीए पीएसी) | इंटेल FPGA PAC | PCIe FPGA प्रवेगक कार्ड. एक FPGA इंटरफेस मॅनेजर (FIM) आहे जो PCIe बसवर Intel Xeon प्रोसेसरसह जोडतो. |
नेटिव्ह लूपबॅक एक्सीलरेटर फंक्शनल युनिट (AFU)
नेटिव्ह लूपबॅक (NLB) AFU ओव्हरview
- एनएलबी एसample AFUs मध्ये Verilog आणि System Verilog चा संच असतो files मेमरी वाचन आणि लेखन, बँडविड्थ आणि लेटन्सी तपासण्यासाठी.
- या पॅकेजमध्ये तीन AFU समाविष्ट आहेत जे तुम्ही त्याच RTL स्रोतावरून तयार करू शकता. तुमचे RTL सोर्स कोडचे कॉन्फिगरेशन हे AFU तयार करते.
एनएलबी एसampले एक्सीलरेटर फंक्शन (AF)
$OPAE_PLATFORM_ROOT/hw/samples निर्देशिका खालील NLB s साठी स्त्रोत कोड संग्रहित करतेample AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
टीप: $DCP_LOC/hw/samples निर्देशिका NLB s संग्रहित करतेamp1.0 रिलीझ पॅकेजसाठी le AFUs स्त्रोत कोड.
NLB समजून घेण्यासाठी sample AFU स्त्रोत कोड रचना आणि ते कसे तयार करायचे, खालीलपैकी एक द्रुत प्रारंभ मार्गदर्शक पहा (तुम्ही कोणते Intel FPGA PAC वापरत आहात यावर अवलंबून):
- तुम्ही Intel Arria® 10 GX FPGA सह Intel PAC वापरत असल्यास, Intel Arria 10 GX FPGA सह IntelProgrammable Acceleration Card चा संदर्भ घ्या.
- तुम्ही Intel FPGA PAC D5005 वापरत असल्यास, Intel FPGA Programmable Acceleration Card D5005 साठी Intel Acceleration Stack Quick Start Guide पहा.
प्रकाशन पॅकेज खालील तीन s पुरवतेample AFs:
- NLB मोड 0 AF: lpbk1 चाचणी करण्यासाठी hello_fpga किंवा fpgadiag उपयुक्तता आवश्यक आहे.
- NLB मोड 3 AF: ट्रप्ट, वाचन आणि लेखन चाचणी करण्यासाठी fpgadiag उपयुक्तता आवश्यक आहे.
- NLB मोड 0 stp AF: lpbak1 चाचणी करण्यासाठी hello_fpga किंवा fpgadiag उपयुक्तता आवश्यक आहे.
टीप: nlb_mode_0_stp nlb_mode_0 प्रमाणेच AFU आहे परंतु सिग्नल टॅप डीबग वैशिष्ट्य सक्षम केले आहे.
fpgadiag आणि hello_fpga युटिलिटी योग्य AF ला FPGA हार्डवेअरचे निदान, चाचणी आणि अहवाल देण्यासाठी मदत करतात.
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
आकृती 1. नेटिव्ह लूपबॅक (nlb_lpbk.sv) टॉप लेव्हल रॅपर
तक्ता 4. NLB Files
| File नाव | वर्णन |
| nlb_lpbk.sv | NLB साठी टॉप-लेव्हल रॅपर जे विनंतीकर्ता आणि मध्यस्थ यांना इन्स्टंट करते. |
| arbiter.sv | चाचणी AF त्वरित करते. |
| requestor.sv | लवादाच्या विनंत्या स्वीकारतो आणि CCI-P तपशीलानुसार विनंत्या फॉरमॅट करतो. प्रवाह नियंत्रण देखील लागू करते. |
| nlb_csr.sv | 64-बिट रीड/राइट कंट्रोल अँड स्टेटस (CSR) रजिस्टर्स लागू करते. रजिस्टर्स 32- आणि 64-बिट वाचन आणि लेखन दोन्हीला समर्थन देतात. |
| nlb_gram_sdp.sv | एक लेखन पोर्ट आणि एक रीड पोर्टसह सामान्य ड्युअल-पोर्ट रॅम लागू करते. |
NLB हे FPGAs Core Cache Interface (CCI-P) संदर्भ पुस्तिका सह Intel Xeon CPU साठी Intel Acceleration Stack सह सुसंगत AFU ची संदर्भ अंमलबजावणी आहे. NLB चे प्राथमिक कार्य भिन्न मेमरी ऍक्सेस पॅटर्न वापरून होस्ट कनेक्टिव्हिटी प्रमाणित करणे आहे. NLB बँडविड्थ आणि रीड/राईट लेटन्सी देखील मोजते. बँडविड्थ चाचणीमध्ये खालील पर्याय आहेत:
- १००% वाचले
- १००% लिहा
- 50% वाचले आणि 50% लिहितात
संबंधित माहिती
- Arria 10 GX FPGA सह इंटेल प्रोग्रामेबल ऍक्सिलरेशन कार्डसाठी इंटेल एक्सलेरेशन स्टॅक क्विक स्टार्ट गाइड
- FPGAs कोर कॅशे इंटरफेस (CCI-P) संदर्भ पुस्तिका सह Intel Xeon CPU साठी प्रवेग स्टॅक
- इंटेल एफपीजीए प्रोग्राम करण्यायोग्य प्रवेग कार्ड D5005 साठी इंटेल एक्सलेरेशन स्टॅक क्विक स्टार्ट मार्गदर्शक
नेटिव्ह लूपबॅक नियंत्रण आणि स्थिती नोंदणी वर्णन
तक्ता 5. CSR नावे, पत्ते आणि वर्णन
| बाइट पत्ता (OPAE) | शब्द पत्ता (CCI-P) | प्रवेश | नाव | रुंदी | वर्णन |
| 0x0000 | 0x0000 | RO | डीएफएच | 64 | AF डिव्हाइस वैशिष्ट्य शीर्षलेख. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | AF आयडी कमी. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF आयडी उच्च. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | अनिवार्य राखीव 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | अनिवार्य राखीव 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | स्क्रॅचपॅड रजिस्टर 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | स्क्रॅचपॅड रजिस्टर 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE एल | 32 | AF DSM बेस अॅड्रेसचे खालचे 32-बिट. खालील 6 बिट 4×00 आहेत कारण पत्ता 64-बाइट कॅशे लाईन आकाराशी संरेखित केला आहे. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | AF DSM बेस अॅड्रेसचे वरचे 32-बिट. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | स्त्रोत बफरसाठी भौतिक पत्ता सुरू करा. सर्व वाचलेल्या विनंत्या या प्रदेशाला लक्ष्य करतात. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | गंतव्य बफरसाठी भौतिक पत्ता सुरू करा. सर्व लेखन विनंत्या या प्रदेशाला लक्ष्य करतात |
| 0x0130 | 0x004 सी | RW | CSR_NUM_LINES | 32 | कॅशे लाइनची संख्या. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | चाचणी प्रवाह, प्रारंभ, थांबा, सक्ती पूर्ण करणे नियंत्रित करते. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | चाचणी पॅरामीटर्स कॉन्फिगर करते. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | निष्क्रियता थ्रेशोल्ड मर्यादा. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW डिव्हाइसला इंटरप्ट APIC आयडी आणि वेक्टर वाटप करतो. |
| DSM ऑफसेट नकाशा | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | चाचणी स्थिती आणि त्रुटी नोंदणी. |
सारणी 6. माजी सह CSR बिट फील्डampलेस
या तक्त्यामध्ये CSR बिट फील्डची सूची आहे जी CSR_NUM_LINES च्या मूल्यावर अवलंबून असते, . माजी मध्येample खाली = १४.
| नाव | बिट फील्ड | प्रवेश | वर्णन |
| CSR_SRC_ADDR | [६३:] | RW | 2^(N+6)MB संरेखित अॅड्रेस रीड बफरच्या सुरूवातीस पॉइंट करते. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [६३:] | RW | 2^(N+6)MB संरेखित अॅड्रेस राईट बफरच्या सुरूवातीस पॉइंट करते. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [६३:] | RW | 0x0. |
| चालू ठेवले… | |||
| नाव | बिट फील्ड | प्रवेश | वर्णन |
| [-1:0] | RW | वाचण्यासाठी किंवा लिहिण्यासाठी कॅशे लाइनची संख्या. प्रत्येक चाचणी AF साठी हा थ्रेशोल्ड वेगळा असू शकतो.
टीप: स्रोत आणि गंतव्य बफर सामावून घेण्यासाठी पुरेसे मोठे असल्याची खात्री करा कॅशे ओळी. CSR_NUM_LINES पेक्षा कमी किंवा समान असावे . |
|
| खालील मूल्यांसाठी, गृहीत धरा =१४. त्यानंतर, CSR_SRC_ADDR आणि CSR_DST_ADDR 14^2 (20x0) स्वीकारतात. | |||
| CSR_SRC_ADDR | [३१:२८] | RW | 1MB संरेखित पत्ता. |
| [३१:२८] | RW | 0x0. | |
| CSR_DST_ADDR | [३१:२८] | RW | 1MB संरेखित पत्ता. |
| [३१:२८] | RW | 0x0. | |
| CSR_NUM_LINES | [३१:२८] | RW | 0x0. |
| [३१:२८] | RW | वाचण्यासाठी किंवा लिहिण्यासाठी कॅशे लाइनची संख्या. प्रत्येक चाचणी AF साठी हा थ्रेशोल्ड वेगळा असू शकतो.
टीप: स्रोत आणि गंतव्य बफर सामावून घेण्यासाठी पुरेसे मोठे असल्याची खात्री करा कॅशे ओळी. |
|
तक्ता 7. अतिरिक्त CSR बिट फील्ड
| नाव | बिट फील्ड | प्रवेश | वर्णन |
| CSR_CTL | [३१:२८] | RW | राखीव. |
| [८] | RW | सक्तीची चाचणी पूर्ण करा. csr_stat वर चाचणी पूर्णत्वाचा ध्वज आणि इतर कार्यप्रदर्शन काउंटर लिहितात. सक्तीने चाचणी पूर्ण केल्यानंतर, हार्डवेअर स्थिती सक्ती नसलेल्या चाचणी पूर्णतेसारखीच असते. | |
| [८] | RW | चाचणी अंमलबजावणी सुरू करते. | |
| [८] | RW | सक्रिय कमी चाचणी रीसेट. कमी असताना, सर्व कॉन्फिगरेशन पॅरामीटर्स त्यांच्या डीफॉल्ट मूल्यांमध्ये बदलतात. | |
| CSR_CFG | [८] | RW | cr_interrupt_testmode चाचण्या व्यत्यय. प्रत्येक चाचणीच्या शेवटी व्यत्यय निर्माण करते. |
| [८] | RW | cr_interrupt_on_error चूक झाल्यावर व्यत्यय पाठवते | |
| शोध | |||
| [३१:२८] | RW | cr_test_cfg प्रत्येक चाचणी मोडचे वर्तन कॉन्फिगर करते. | |
| [३१:२८] | RW | cr_chsel आभासी चॅनेल निवडते. | |
| [३१:२८] | RW | cr_rdsel वाचन विनंती प्रकार कॉन्फिगर करते. एन्कोडिंगमध्ये आहे | |
| खालील वैध मूल्ये: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: मिश्रित मोड | |||
| [८] | RW | cr_delay_en विनंत्यांच्या दरम्यान यादृच्छिक विलंब समाविष्ट करणे सक्षम करते. | |
| [३१:२८] | RW | चाचणी मोड कॉन्फिगर करते,cr_multiCL-len. वैध मूल्ये 0,1 आणि 3 आहेत. | |
| [३१:२८] | RW | cr_mode, चाचणी मोड कॉन्फिगर करते. खालील मूल्ये वैध आहेत: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: वाचा | |||
| • 3'b010: लिहा | |||
| • 3'b011: TRPUT | |||
| चालू ठेवले… | |||
| नाव | बिट फील्ड | प्रवेश | वर्णन |
| चाचणी मोडबद्दल अधिक माहितीसाठी, पहा चाचणी मोड खालील विषय. | |||
| [८] | RW | c_cont चाचणी रोलओव्हर किंवा चाचणी समाप्ती निवडते.
• जेव्हा 1'b0, चाचणी समाप्त होते. जेव्हा स्थिती सीएसआर अद्यतनित करते CSR_NUM_LINES संख्या गाठली आहे. • जेव्हा 1'b1, चाचणी CSR_NUM_LINES संख्येपर्यंत पोहोचल्यानंतर ती प्रारंभ पत्त्यावर फिरते. रोलओव्हर मोडमध्ये, चाचणी केवळ त्रुटीवरच समाप्त होते. |
|
| [८] | RW | cr_wrthru_en WrLine_I आणि Wrline_M विनंती प्रकारांमध्ये स्विच करते.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [३१:२८] | RW | निष्क्रियता थ्रेशोल्ड मर्यादा. चाचणी रन दरम्यान स्टॉलचा कालावधी ओळखतो. सलग निष्क्रिय चक्रांची संख्या मोजते. निष्क्रियता मोजल्यास
> CSR_INACT_THRESHOLD, कोणत्याही विनंत्या पाठवल्या जात नाहीत, प्रतिसाद नाहीत प्राप्त झाले, आणि inact_timeout सिग्नल सेट केला आहे. CSR_CTL[1] वर 1 लिहिल्याने हा काउंटर सक्रिय होतो. |
| CSR_INTERRUPT0 | [३१:२८] | RW | उपकरणासाठी व्यत्यय वेक्टर क्रमांक. |
| [३१:२८] | RW | apic_id डिव्हाइससाठी APIC OD आहे. | |
| DSM_STATUS | [३१:२८] | RO | त्रुटी डंप फॉर्म चाचणी मोड. |
| [३१:२८] | RO | ओव्हरहेड समाप्त करा. | |
| [३१:२८] | RO | ओव्हरहेड सुरू करा. | |
| [३१:२८] | RO | लेखन संख्या. | |
| [३१:२८] | RO | वाचनाची संख्या. | |
| [३१:२८] | RO | घड्याळांची संख्या. | |
| [३१:२८] | RO | चाचणी त्रुटी नोंदणी. | |
| [३१:२८] | RO | यश काउंटरची तुलना करा आणि देवाणघेवाण करा. | |
| [३१:२८] | RO | प्रत्येक DSM स्टेटस लिहिण्यासाठी युनिक आयडी. | |
| [८] | RO | चाचणी पूर्ण ध्वज. |
चाचणी मोड
CSR_CFG[4:2] चाचणी मोड कॉन्फिगर करते. खालील चार चाचण्या उपलब्ध आहेत:
- LPBK1: ही मेमरी कॉपी चाचणी आहे. AF स्रोत बफरपासून गंतव्य बफरवर CSR_NUM_LINES कॉपी करते. चाचणी पूर्ण झाल्यावर, सॉफ्टवेअर स्त्रोत आणि गंतव्य बफरची तुलना करते.
- वाचा: ही चाचणी वाचण्याच्या मार्गावर ताण देते आणि रीड बँडविड्थ किंवा लेटन्सी मोजते. AF CSR_SRC_ADDR पासून CSR_NUM_LINES वाचते. ही फक्त बँडविड्थ किंवा विलंब चाचणी आहे. ते वाचलेल्या डेटाची पडताळणी करत नाही.
- लिहा: ही चाचणी लिहिण्याच्या मार्गावर ताण देते आणि लेखन बँडविड्थ किंवा लेटन्सी मोजते. AF CSR_SRC_ADDR पासून CSR_NUM_LINES वाचते. ही फक्त बँडविड्थ किंवा विलंब चाचणी आहे. ते लिहिलेल्या डेटाची पडताळणी करत नाही.
- TRPUT: ही चाचणी वाचन आणि लेखन एकत्र करते. ते CSR_SRC_ADDR स्थानापासून CSR_NUM_LINES वाचते आणि CSR_SRC_ADDR वर CSR_NUM_LINES लिहिते. हे वाचन आणि लेखन बँडविड्थ देखील मोजते. ही चाचणी डेटा तपासत नाही. वाचन आणि लेखन यावर अवलंबून नाही
खालील सारणी चार चाचण्यांसाठी CSR_CFG एन्कोडिंग दर्शवते. हे सारणी सेट करते आणि CSR_NUM_LINES, =१४. तुम्ही CSR_NUM_LINES रजिस्टर अपडेट करून कॅशे लाइनची संख्या बदलू शकता.
तक्ता 8. चाचणी मोड
FPGA निदान: fpgadiag
fpgadiag युटिलिटीमध्ये FPGA हार्डवेअरचे निदान, चाचणी आणि अहवाल देण्यासाठी अनेक चाचण्या समाविष्ट आहेत. सर्व चाचणी मोड चालविण्यासाठी fpgadiag उपयुक्तता वापरा. fpgadiag युटिलिटी वापरण्याबद्दल अधिक माहितीसाठी, ओपन प्रोग्रामेबल एक्सीलरेशन इंजिन (OPAE) टूल्स गाइडमधील fpgadiag विभाग पहा.
NLB Mode0 Hello_FPGA चाचणी प्रवाह
- सॉफ्टवेअर डिव्हाइस स्टेटस मेमरी (DSM) शून्यावर प्रारंभ करते.
- सॉफ्टवेअर AFU ला DSM BASE पत्ता लिहिते. CSR लेखन(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- सॉफ्टवेअर स्त्रोत आणि गंतव्य मेमरी बफर तयार करते. ही तयारी चाचणी विशिष्ट आहे.
- सॉफ्टवेअर लिहिते CSR_CTL[2:0]= 0x1. हे लेखन चाचणी रीसेटमधून बाहेर आणते आणि कॉन्फिगरेशन मोडमध्ये आणते. CSR_CTL[0]=1 आणि CSR_CTL[1]=1 तेव्हाच कॉन्फिगरेशन पुढे जाऊ शकते.
- सॉफ्टवेअर चाचणी पॅरामीटर्स कॉन्फिगर करते, जसे की src, destaddress, csr_cfg, num लाइन्स आणि असेच.
- सॉफ्टवेअर CSR लिहितो CSR_CTL[2:0]= 0x3. AF चाचणी अंमलबजावणी सुरू करते.
- चाचणी पूर्ण करणे:
- जेव्हा चाचणी पूर्ण होते किंवा त्रुटी आढळते तेव्हा हार्डवेअर पूर्ण होते. पूर्ण झाल्यावर, हार्डवेअर AF DSM_STATUS अद्यतनित करते. चाचणी पूर्ण झाल्याचे शोधण्यासाठी सॉफ्टवेअर पोल DSM_STATUS[31:0]==1.
- सॉफ्टवेअर CSR लिहून CSR_CTL[2:0]=0x7 लिहून चाचणी पूर्ण करण्यास भाग पाडू शकते. हार्डवेअर AF अद्यतने DSM_STATUS.
नेटिव्ह लूपबॅक एक्सीलरेटर फंक्शनल युनिट (AFU) वापरकर्ता मार्गदर्शकासाठी दस्तऐवज पुनरावृत्ती इतिहास
| दस्तऐवज आवृत्ती | इंटेल प्रवेग स्टॅक आवृत्ती | बदल |
| 2019.08.05 | 2.0 (Intel सह समर्थित
क्वार्टस प्राइम प्रो संस्करण 18.1.2) आणि 1.2 (सह समर्थित इंटेल क्वार्टस प्राइम प्रो एडिशन 17.1.1) |
सध्याच्या रिलीझमध्ये Intel FPGA PAC D5005 प्लॅटफॉर्मसाठी समर्थन जोडले आहे. |
| 2018.12.04 | 1.2 (Intel सह समर्थित
क्वार्टस® प्राइम प्रो संस्करण 17.1.1) |
देखभाल प्रकाशन. |
| 2018.08.06 | 1.1 (Intel सह समर्थित
क्वार्टस प्राइम प्रो संस्करण 17.1.1) आणि 1.0 (सह समर्थित इंटेल क्वार्टस प्राइम प्रो एडिशन 17.0.0) |
NLB s साठी स्त्रोत कोडचे स्थान अद्यतनित केलेample AFU मध्ये एनएलबी एसampले एक्सीलरेटर फंक्शन (AF) विभाग |
| 2018.04.11 | 1.0 (Intel सह समर्थित
क्वार्टस प्राइम प्रो संस्करण 17.0.0) |
प्रारंभिक प्रकाशन. |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
कागदपत्रे / संसाधने
 |
इंटेल नेटिव्ह लूपबॅक प्रवेगक कार्यात्मक युनिट (AFU) [pdf] वापरकर्ता मार्गदर्शक नेटिव्ह लूपबॅक एक्सीलरेटर फंक्शनल युनिट AFU, नेटिव्ह लूपबॅक, एक्सीलरेटर फंक्शनल युनिट AFU, फंक्शनल युनिट AFU |
