MNL-AVABUSREF Avalon इंटरफेस

Avalon® इंटरफेस तपशील
Intel® Quartus® Prime Design Suite साठी अपडेट केलेले: 20.1

ऑनलाइन आवृत्ती अभिप्राय पाठवा

MNL-AVABUSREF

ID: 683091 आवृत्ती: 2022.01.24

सामग्री

सामग्री
1. Avalon® इंटरफेस तपशीलांचा परिचय……………………………………………… 4 1.1. एव्हलॉन गुणधर्म आणि पॅरामीटर्स …………………………………………………………………. ५ १.२. सिग्नल भूमिका……………………………………………………………………………………………….५ १.३. इंटरफेस वेळ ………………………………………………………………………………. ५ १.४. उदाample: सिस्टम डिझाईन्समध्ये एव्हलॉन इंटरफेस…………………………………………………. ५
2. एव्हलॉन घड्याळ आणि इंटरफेस रीसेट करा………………………………………………………………………. ८ २.१. एव्हलॉन क्लॉक सिंक सिग्नल रोल्स ……………………………………………………………………….. 8 2.1. घड्याळ सिंक गुणधर्म ……………………………………………………………………………………… 8 2.2. संबद्ध घड्याळ इंटरफेस ……………………………………………………………………… 9 2.3. एव्हलॉन घड्याळ स्त्रोत सिग्नल भूमिका…………………………………………………………………..9 2.4. घड्याळ स्त्रोत गुणधर्म……………………………………………………………………………… 9 2.5. सिंक रीसेट करा ………………………………………………………………………………………. 9 2.6. सिंक इंटरफेस गुणधर्म रीसेट करा ……………………………………………………………………… 10 2.7. संबद्ध रीसेट इंटरफेस ………………………………………………………………………10 2.8. स्त्रोत रीसेट करा………………………………………………………………………………………….10 2.9. स्त्रोत इंटरफेस गुणधर्म रीसेट करा……………………………………………………………….10
3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस……………………………………………………………………………….12 3.1. एव्हलॉन मेमरी-मॅप्ड इंटरफेसचा परिचय……………………………………………… 12 3.2. एव्हलॉन मेमरी मॅप केलेले इंटरफेस सिग्नल रोल्स………………………………………………………14 3.3. इंटरफेस गुणधर्म………………………………………………………………………………….17 3.4. वेळ………………………………………………………………………………………………….२० 20. हस्तांतरणे……………………………………………………………………………………………… 3.5 20. ठराविक वाचा आणि लिहा हस्तांतरण………………………………………………………. २१ ३.५.२. प्रतीक्षा विनंती भत्ता मालमत्तेचा वापर करून हस्तांतरणे……………………………………… 3.5.1 21. निश्चित प्रतीक्षा-स्थितींसह हस्तांतरणे वाचा आणि लिहा ………………………………….. 3.5.2 23. पाइपलाइन केलेले हस्तांतरण……………………………………………………………….. 3.5.3 26. बर्स्ट ट्रान्सफर ………………………………………………………………………. 3.5.4 27. प्रतिसाद वाचा आणि लिहा……………………………………………………………… 3.5.5 30. पत्ता संरेखन………………………………………………………………………………….. ३६ ३.७. एव्हलॉन-एमएम एजंट पत्ता ……………………………………………………………………… 3.5.6
4. एव्हलॉन इंटरप्ट इंटरफेस……………………………………………………………………………… 38 4.1. व्यत्यय प्रेषक……………………………………………………………………………………………..38 4.1.1. एव्हलॉन इंटरप्ट प्रेषक सिग्नल भूमिका………………………………………………….38 4.1.2. व्यत्यय प्रेषक गुणधर्म…………………………………………………………….. 38 4.2. इंटरप्ट रिसीव्हर …………………………………………………………………………………………… 39 4.2.1. एव्हलॉन इंटरप्ट रिसीव्हर सिग्नल रोल्स……………………………………………….. 39 4.2.2. इंटरप्ट रिसीव्हर गुणधर्म…………………………………………………………… 39 4.2.3. व्यत्यय वेळ ………………………………………………………………………….. ३९
5. एव्हलॉन स्ट्रीमिंग इंटरफेस………………………………………………………………………. 40 5.1. अटी आणि संकल्पना ……………………………………………………………………………………… 41 5.2. एव्हलॉन स्ट्रीमिंग इंटरफेस सिग्नल भूमिका……………………………………………………….. 42 5.3. सिग्नल अनुक्रम आणि वेळ ……………………………………………………………………… 43 5.3.1. सिंक्रोनस इंटरफेस………………………………………………………………………43 5.3.2. घड्याळ सक्षम करते ……………………………………………………………………………… 43

Avalon® इंटरफेस तपशील 2

अभिप्राय पाठवा

सामग्री
५.४. एव्हलॉन-एसटी इंटरफेस गुणधर्म…………………………………………………………………………….४३ ५.५. ठराविक डेटा ट्रान्सफर ……………………………………………………………………………… 5.4 43. सिग्नल तपशील……………………………………………………………………………………………… 5.5 44. डेटा लेआउट …………………………………………………………………………………………. ४५ ५.८. बॅकप्रेशरशिवाय डेटा ट्रान्सफर ……………………………………………………………….. 5.6 44. बॅकप्रेशरसह डेटा ट्रान्सफर …………………………………………………………………. ४६
५.९.१. रेडी लेटन्सी आणि रेडी अलाउंस वापरून डेटा ट्रान्सफर ………………………….. ४७ ५.९.२. रेडी लेटन्सी वापरून डेटा ट्रान्सफर ………………………………………………. ४९ ५.१०. पॅकेट डेटा ट्रान्सफर …………………………………………………………………………….. 5.9.1 47. सिग्नल तपशील ……………………………………………………………………………………… 5.9.2 49. प्रोटोकॉल तपशील ……………………………………………………………………………………….५२
6. Avalon Streaming Credit Interfaces……………………………………………………………………………… 53 6.1. अटी आणि संकल्पना ……………………………………………………………………………………… 53 6.2. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस सिग्नल रोल्स……………………………………………….. 54 6.2.1. सिंक्रोनस इंटरफेस………………………………………………………………………55 6.2.2. ठराविक डेटा ट्रान्सफर ……………………………………………………………………….५६ ६.२.३. क्रेडिट्स परत करणे ………………………………………………………………. ५७ ६.३. एव्हलॉन स्ट्रीमिंग क्रेडिट वापरकर्ता सिग्नल……………………………………………………………… 56 6.2.3. प्रति-चिन्ह वापरकर्ता सिग्नल…………………………………………………………………. ५८ ६.३.२. प्रति-पॅकेट वापरकर्ता सिग्नल ………………………………………………………………………
7. एव्हलॉन कंड्युट इंटरफेस………………………………………………………………………………………60 7.1. एव्हलॉन कंड्युट सिग्नल भूमिका………………………………………………………………. ६१ ७.२. वाहिनी गुणधर्म …………………………………………………………………………………. ६१
8. Avalon Tristate Conduit Interface……………………………………………………………………………… 62 8.1. एव्हलॉन ट्रिस्टेट कंड्युट सिग्नल रोल्स……………………………………………………………………….. 64 8.2. ट्रायस्टेट कंड्युट गुणधर्म……………………………………………………………………………… 65 8.3. ट्रायस्टेट कंड्युट वेळ ……………………………………………………………………………….65
A. कालबाह्य सिग्नल…………………………………………………………………………………. ६७
B. एव्हलॉन इंटरफेस तपशीलांसाठी दस्तऐवज पुनरावृत्ती इतिहास…………………………. 68

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 3

683091 | 2022.01.24 फीडबॅक पाठवा

1. Avalon® इंटरफेस तपशीलांचा परिचय

Avalon® इंटरफेस तुम्हाला Intel® FPGA मधील घटक सहजपणे कनेक्ट करण्याची परवानगी देऊन सिस्टम डिझाइन सुलभ करतात. Avalon इंटरफेस फॅमिली हाय-स्पीड डेटा प्रवाहित करण्यासाठी, नोंदणी आणि मेमरी वाचणे आणि लिहिण्यासाठी आणि ऑफ-चिप डिव्हाइसेस नियंत्रित करण्यासाठी योग्य इंटरफेस परिभाषित करते. प्लॅटफॉर्म डिझायनरमध्ये उपलब्ध घटक हे मानक इंटरफेस समाविष्ट करतात. याव्यतिरिक्त, तुम्ही सानुकूल घटकांमध्ये Avalon इंटरफेस समाविष्ट करू शकता, डिझाइनची इंटरऑपरेबिलिटी वाढवू शकता.
हे तपशील सर्व Avalon इंटरफेस परिभाषित करते. हे तपशील वाचल्यानंतर, तुमच्या घटकांसाठी कोणते इंटरफेस योग्य आहेत आणि विशिष्ट वर्तनांसाठी कोणती सिग्नल भूमिका वापरायची हे तुम्ही समजून घेतले पाहिजे. हे तपशील खालील सात इंटरफेस परिभाषित करते:
· Avalon स्ट्रीमिंग इंटरफेस (Avalon-ST)-एक इंटरफेस जो डेटाच्या दिशाहीन प्रवाहाला समर्थन देतो, ज्यामध्ये मल्टीप्लेक्स स्ट्रीम, पॅकेट्स आणि DSP डेटा यांचा समावेश होतो.
· एव्हलॉन मेमरी मॅप केलेला इंटरफेस (एव्हलॉन-एमएम)-होस्ट-एजंट कनेक्शनचा एक पत्ता-आधारित वाचन/लेखन इंटरफेस.
· एव्हलॉन कंड्युट इंटरफेस- एक इंटरफेस प्रकार जो वैयक्तिक सिग्नल किंवा सिग्नलच्या गटांना सामावून घेतो जे इतर कोणत्याही ॲव्हलॉन प्रकारांमध्ये बसत नाहीत. तुम्ही प्लॅटफॉर्म डिझायनर सिस्टममध्ये कंड्युट इंटरफेस कनेक्ट करू शकता. वैकल्पिकरित्या, तुम्ही त्यांना डिझाईनमधील इतर मॉड्यूल्सशी किंवा FPGA पिनशी कनेक्ट करण्यासाठी निर्यात करू शकता.
· Avalon Tri-State Conduit Interface (Avalon-TC) - ऑफ-चिप पेरिफेरल्सशी जोडण्यांना समर्थन देणारा इंटरफेस. मल्टीपल पेरिफेरल्स सिग्नल मल्टीप्लेक्सिंगद्वारे पिन शेअर करू शकतात, ज्यामुळे FPGA ची पिन संख्या आणि PCB वरील ट्रेसची संख्या कमी होते.
· एव्हलॉन इंटरप्ट इंटरफेस – एक इंटरफेस जो घटकांना इतर घटकांना इव्हेंट सिग्नल करण्यास अनुमती देतो.
एव्हलॉन क्लॉक इंटरफेस- घड्याळे चालवणारा किंवा प्राप्त करणारा इंटरफेस.
एव्हलॉन रिसेट इंटरफेस – एक इंटरफेस जो रीसेट कनेक्टिव्हिटी प्रदान करतो.
एका घटकामध्ये यापैकी कितीही इंटरफेस समाविष्ट असू शकतात आणि त्याच इंटरफेस प्रकारातील अनेक उदाहरणे देखील समाविष्ट करू शकतात.

टीप:

एव्हलॉन इंटरफेस हे खुले मानक आहेत. Avalon इंटरफेस वापरणारी किंवा त्यावर आधारित उत्पादने विकसित आणि विकण्यासाठी परवाना किंवा रॉयल्टी आवश्यक नाही.

संबंधित माहिती
· इंटेल एफपीजीए आयपी कोरचा परिचय सर्व इंटेल एफपीजीए आयपी कोर बद्दल सामान्य माहिती प्रदान करते, ज्यामध्ये पॅरामीटरायझिंग, जनरेटिंग, अपग्रेडिंग आणि आयपी कोर सिम्युलेटिंग समाविष्ट आहे.
· एकत्रित सिम्युलेटर सेटअप स्क्रिप्ट तयार करणे सिम्युलेशन स्क्रिप्ट तयार करा ज्यांना सॉफ्टवेअर किंवा IP आवृत्ती अपग्रेडसाठी मॅन्युअल अद्यतनांची आवश्यकता नाही.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

1. Avalon® इंटरफेस स्पेसिफिकेशन्स 683091 चा परिचय | 2022.01.24
· तुमचा प्रकल्प आणि आयपी कार्यक्षम व्यवस्थापन आणि पोर्टेबिलिटीसाठी प्रकल्प व्यवस्थापन सर्वोत्तम पद्धती मार्गदर्शक तत्त्वे files.
१.१. Avalon गुणधर्म आणि पॅरामीटर्स
एव्हलॉन इंटरफेस गुणधर्मांसह त्यांच्या वर्तनाचे वर्णन करतात. प्रत्येक इंटरफेस प्रकारासाठी तपशील सर्व इंटरफेस गुणधर्म आणि डीफॉल्ट मूल्ये परिभाषित करते. उदाample, Avalon-ST इंटरफेसची maxChannel गुणधर्म तुम्हाला इंटरफेसद्वारे समर्थित चॅनेलची संख्या निर्दिष्ट करण्यास अनुमती देते. एव्हलॉन क्लॉक इंटरफेसची क्लॉकरेट प्रॉपर्टी क्लॉक सिग्नलची वारंवारता प्रदान करते.
१.२. सिग्नल भूमिका
प्रत्येक Avalon इंटरफेस सिग्नल भूमिका आणि त्यांचे वर्तन परिभाषित करतो. अनेक सिग्नल भूमिका ऐच्छिक आहेत. तुमच्याकडे आवश्यक कार्यक्षमतेची अंमलबजावणी करण्यासाठी आवश्यक फक्त सिग्नल भूमिका निवडण्याची लवचिकता आहे. उदाample, Avalon-MM इंटरफेसमध्ये bursting ला समर्थन देणाऱ्या घटकांसाठी पर्यायी startbursttransfer आणि burstcount सिग्नल भूमिका समाविष्ट आहेत. एव्हलॉन-एसटी इंटरफेसमध्ये पॅकेटला सपोर्ट करणाऱ्या इंटरफेससाठी पर्यायी स्टार्टऑफ पॅकेट आणि एंडऑफपॅकेट सिग्नल रोल समाविष्ट आहेत.
Avalon Conduit इंटरफेस वगळता, प्रत्येक इंटरफेसमध्ये प्रत्येक सिग्नल रोलचा फक्त एक सिग्नल समाविष्ट असू शकतो. अनेक सिग्नल भूमिका सक्रिय-कमी सिग्नलला परवानगी देतात. या दस्तऐवजात सक्रिय-उच्च सिग्नल सामान्यतः वापरले जातात.
१.३. इंटरफेस वेळ
या दस्तऐवजाच्या पुढील प्रकरणांमध्ये वेळेची माहिती समाविष्ट आहे जी वैयक्तिक इंटरफेस प्रकारांसाठी हस्तांतरणाचे वर्णन करते. यापैकी कोणत्याही इंटरफेससाठी कोणतीही हमी कामगिरी नाही. वास्तविक कार्यप्रदर्शन घटक डिझाइन आणि सिस्टम अंमलबजावणीसह अनेक घटकांवर अवलंबून असते.
बहुतेक एव्हलॉन इंटरफेस हे घड्याळ आणि रीसेट व्यतिरिक्त इतर सिग्नलसाठी एज सेन्सिटिव्ह नसावेत. इतर सिग्नल स्थिर होण्यापूर्वी अनेक वेळा संक्रमण करू शकतात. निवडलेल्या इंटेल FPGA च्या वैशिष्ट्यांवर अवलंबून घड्याळाच्या कडांमधील सिग्नलची अचूक वेळ बदलते. हे तपशील विद्युत वैशिष्ट्ये निर्दिष्ट करत नाहीत. विद्युत वैशिष्ट्यांसाठी योग्य उपकरण दस्तऐवजीकरण पहा.
1.4. उदाample: सिस्टम डिझाईन्स मध्ये Avalon इंटरफेस
यामध्ये माजीample इथरनेट कंट्रोलरमध्ये सहा भिन्न इंटरफेस प्रकार समाविष्ट आहेत: · Avalon-MM · Avalon-ST · Avalon Conduit · Avalon-TC · Avalon Interrupt · Avalon Clock.
Nios® II प्रोसेसर Avalon-MM इंटरफेसद्वारे ऑन-चिप घटकांच्या नियंत्रण आणि स्थिती नोंदणींमध्ये प्रवेश करतो. स्कॅटर गोळा DMA Avalon-ST इंटरफेसद्वारे डेटा पाठवतात आणि प्राप्त करतात. चार घटकांमध्ये व्यत्यय समाविष्ट आहे

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 5

1. Avalon® इंटरफेस स्पेसिफिकेशन्स 683091 चा परिचय | 2022.01.24

आकृती 1.

Nios II प्रोसेसरवर चालणारे सॉफ्टवेअरद्वारे सर्व्हिस केलेले इंटरफेस. एव्हलॉन क्लॉक सिंक इंटरफेसद्वारे पीएलएल एक घड्याळ स्वीकारते आणि दोन घड्याळ स्त्रोत प्रदान करते. ऑफ-चिप मेमरी ऍक्सेस करण्यासाठी दोन घटकांमध्ये Avalon-TC इंटरफेस समाविष्ट आहेत. शेवटी, DDR3 कंट्रोलर Avalon Conduit इंटरफेसद्वारे बाह्य DDR3 मेमरीमध्ये प्रवेश करतो.

स्कॅटर गॅदर डीएमए कंट्रोलर आणि निओस II प्रोसेसरसह सिस्टम डिझाइनमध्ये एव्हलॉन इंटरफेस

मुद्रित सर्किट बोर्ड

SSRAM फ्लॅश

DDR3

Cn

Cn

Cn

इंटेल FPGA
M Avalon-MM होस्ट Cn Avalon Conduit S Avalon-MM AgentTCM Avalon-TC होस्ट Src Avalon-ST स्रोत TCS Avalon-TC Agent Snk Avalon-ST सिंक CSrc Avalon घड्याळ स्रोत
CSnk Avalon घड्याळ सिंक

Cn Tristate Conduit
ब्रिज TCS
टीसीएम ट्रायस्टेट कंड्युट
पिन शेअरर TCS TCS

IRQ4 IRQ3 Nios II

C1

M

IRQ1 C1

यूएआरटी एस

IRQ2 टाइमर

C1

S

टीसीएम

टीसीएम

ट्रायस्टेट Cntrl SSRAM

Tristate Cntrl फ्लॅश

C1

S

C1

S

C2

Cn DDR3 कंट्रोलर
S

एव्हलॉन-एमएम

S

नाली

Cn Src Avalon-ST

इथरनेट कंट्रोलर
Snk

FIFO बफर Avalon-ST

एव्हलॉन-एस.टी

C2

FIFO बफर

SM स्कॅटर GatheIrRQ4
DMA Snk

S C2

एव्हलॉन-एस.टी

Src

M IRQ3

C2

स्कॅटर गोळा DMA

CSrc

CSnkPLL C1

संदर्भ Clk

CSrc

C2

खालील आकृतीमध्ये, बाह्य प्रोसेसर Avalon-MM इंटरफेससह बाह्य बस ब्रिजद्वारे ऑन-चिप घटकांच्या नियंत्रण आणि स्थिती नोंदणीमध्ये प्रवेश करतो. PCI एक्सप्रेस रूट पोर्ट AvalonMM होस्ट इंटरफेससह ऑन-चिप PCI एक्सप्रेस एंडपॉईंट चालवून मुद्रित सर्किट बोर्ड आणि FPGA च्या इतर घटकांवर डिव्हाइसेस नियंत्रित करते. बाह्य प्रोसेसर पाच घटकांमधून व्यत्यय हाताळतो. पीएलएल एव्हलॉन क्लॉक सिंक इंटरफेसद्वारे संदर्भ घड्याळ स्वीकारते आणि दोन घड्याळ प्रदान करते

Avalon® इंटरफेस तपशील 6

अभिप्राय पाठवा

1. Avalon® इंटरफेस स्पेसिफिकेशन्स 683091 चा परिचय | 2022.01.24

आकृती 2.

स्रोत. फ्लॅश आणि SRAM आठवणी Avalon-TC इंटरफेसद्वारे FPGA पिन सामायिक करतात. शेवटी, SDRAM कंट्रोलर Avalon Conduit इंटरफेसद्वारे बाह्य SDRAM मेमरीमध्ये प्रवेश करतो.
PCI एक्सप्रेस एंडपॉइंट आणि बाह्य प्रोसेसरसह सिस्टम डिझाइनमध्ये एव्हलॉन इंटरफेस

मुद्रित सर्किट बोर्ड

PCI एक्सप्रेस रूट पोर्ट

बाह्य CPU

इंटेल FPGA
IRQ1
इथरनेट MAC

C1

M

C1

IRQ2 कस्टम लॉजिक
M
एव्हलॉन-एमएम

PCI एक्सप्रेस एंडपॉईंट

IRQ3 IRQ5 IRQ4 IRQ3
IRQ2 IRQ1

C1

M

C1

बाह्य बस प्रोटोकॉल ब्रिज
M

S

Tristate Cntrl SSRAM TCS

Tristate Cntrl फ्लॅश TCS

S

SDRAM नियंत्रक

C1

Cn

S

IRQ4

IRQ5

S

S

UART C2

कस्टम लॉजिक C2

टीसीएम टीसीएम ट्रायस्टेट कंड्युट
पिन शेअरर TCS
टीसीएम ट्रायस्टेट कंड्युट
ब्रिज Cn

संदर्भ Clk

CSrc CSnk PLL C1
CSrc C2

Cn

Cn

SSRAM

फ्लॅश

Cn SDRAM

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 7

683091 | 2022.01.24 फीडबॅक पाठवा

2. एव्हलॉन घड्याळ आणि इंटरफेस रीसेट करा

आकृती 3.

एव्हलॉन क्लॉक इंटरफेस घटकाद्वारे वापरलेले घड्याळ किंवा घड्याळे परिभाषित करतात. घटकांमध्ये घड्याळ इनपुट, घड्याळ आउटपुट किंवा दोन्ही असू शकतात. फेज लॉक्ड लूप (पीएलएल) हे एक्स आहेampएका घटकाचा le ज्यामध्ये घड्याळ इनपुट आणि घड्याळ आउटपुट दोन्ही आहेत.

खालील आकृती पीएलएल घटकाचे सर्वात महत्वाचे इनपुट आणि आउटपुट दर्शविणारे एक सरलीकृत उदाहरण आहे.

PLL कोर घड्याळ आउटपुट आणि इनपुट

पीएलएल कोर

altpll इंटेल FPGA IP

रीसेट

रीसेट करा

घड्याळ

बुडणे

स्त्रोत

घड्याळ आउटपुट इंटरफेस1

घड्याळ स्त्रोत

घड्याळ आउटपुट इंटरफेस2

ref_clk

घड्याळ

घड्याळ

बुडणे

स्त्रोत

घड्याळ आउटपुट इंटरफेस_n

२.१. Avalon घड्याळ सिंक सिग्नल भूमिका

एक घड्याळ सिंक इतर इंटरफेस आणि अंतर्गत तर्कांसाठी वेळेचा संदर्भ प्रदान करते.

तक्ता 1.

घड्याळ सिंक सिग्नल भूमिका

सिग्नल रोल clk

रुंदी 1

दिशा इनपुट

आवश्यक होय

वर्णन
घड्याळाचा सिग्नल. अंतर्गत तर्कशास्त्र आणि इतर इंटरफेससाठी सिंक्रोनाइझेशन प्रदान करते.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

2. Avalon घड्याळ आणि रीसेट इंटरफेस 683091 | 2022.01.24

२.२. घड्याळ सिंक गुणधर्म

तक्ता 2.

घड्याळ सिंक गुणधर्म

नाव घड्याळ दर

डीफॉल्ट मूल्य 0

कायदेशीर मूल्ये 0

वर्णन
क्लॉक सिंक इंटरफेसची Hz मध्ये वारंवारता दर्शवते. 0 असल्यास, घड्याळाचा दर कोणत्याही वारंवारतेला अनुमती देतो. शून्य नसल्यास, कनेक्ट केलेले घड्याळ स्त्रोत निर्दिष्ट वारंवारता नसल्यास प्लॅटफॉर्म डिझाइनर चेतावणी जारी करतो.

२.३. संबद्ध घड्याळ इंटरफेस
सर्व सिंक्रोनस इंटरफेसमध्ये एक संबद्ध घड्याळ गुणधर्म असतो जो घटकावरील कोणता घड्याळ स्त्रोत इंटरफेससाठी सिंक्रोनाइझेशन संदर्भ म्हणून वापरला जातो हे निर्दिष्ट करते. ही मालमत्ता खालील आकृतीमध्ये स्पष्ट केली आहे.
आकृती 4. संबंधित घड्याळ गुणधर्म

rx_clk घड्याळ
बुडणे

ड्युअल क्लॉक FIFO

घड्याळ tx_clk
बुडणे

rx_data ST संबद्ध घड्याळ = “rx_clk”
बुडणे

संबद्ध घड्याळ = “tx_clk” ST tx_data
स्त्रोत

२.४. Avalon घड्याळ स्रोत सिग्नल भूमिका

एव्हलॉन क्लॉक सोर्स इंटरफेस घटकातून घड्याळ सिग्नल चालवतो.

तक्ता 3.

घड्याळ स्त्रोत सिग्नल भूमिका

सिग्नलची भूमिका

रुंदी

दिशा

clk

1

आउटपुट

आवश्यक होय

वर्णन आउटपुट घड्याळ सिग्नल.

२.५. घड्याळ स्त्रोत गुणधर्म

तक्ता 4.

घड्याळ स्त्रोत गुणधर्म

डायरेक्टक्लॉकशी संबंधित नाव

डीफॉल्ट मूल्य
N/A

घड्याळ दर

0

क्लॉकरेट ज्ञात

खोटे

कायदेशीर मूल्ये

वर्णन

एक इनपुट घड्याळ इनपुटचे नाव जे थेट या घड्याळाचे नाव घड्याळ आउटपुट चालवते, जर असेल तर.

0

Hz मधील वारंवारता दर्शवते ज्यावर घड्याळ आउटपुट चालवले जाते.

खरे, खोटे

घड्याळ वारंवारता ज्ञात आहे की नाही हे दर्शविते. घड्याळ वारंवारता ज्ञात असल्यास, आपण सिस्टममधील इतर घटक सानुकूलित करू शकता.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 9

2. Avalon घड्याळ आणि रीसेट इंटरफेस 683091 | 2022.01.24

२.६. सिंक रीसेट करा

तक्ता 5.

इनपुट सिग्नल रोल्स रीसेट करा
reset_req सिग्नल हा एक पर्यायी सिग्नल आहे ज्याचा वापर तुम्ही ॲसिंक्रोनस रिसेट प्रतिपादनापूर्वी रीसेट हँडशेक करून मेमरी सामग्री करप्शन टाळण्यासाठी करू शकता.

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

वर्णन

रीसेट, reset_n

1

इनपुट

होय

इंटरफेस किंवा घटकाचे अंतर्गत तर्क रीसेट करते

वापरकर्ता-परिभाषित स्थितीत. चे समकालिक गुणधर्म

रीसेट सिंक्रोनस एज द्वारे परिभाषित केले जातात

पॅरामीटर

reset_req

1

इनपुट

नाही

रीसेट सिग्नलचे प्रारंभिक संकेत. हा सिग्नल ए म्हणून कार्य करतो

ROM साठी प्रलंबित रीसेटची किमान एक-सायकल चेतावणी

आदिम घड्याळ सक्षम अक्षम करण्यासाठी reset_req वापरा

किंवा ऑन-चिप मेमरीची ॲड्रेस बस मास्क करा

पत्ता संक्रमण होण्यापासून प्रतिबंधित करा जेव्हा a

असिंक्रोनस रीसेट इनपुट ठामपणे सांगितले जाते.

२.७. सिंक इंटरफेस गुणधर्म रीसेट करा

तक्ता 6.

इनपुट सिग्नल रोल्स रीसेट करा

नाव संबंधित घड्याळ

डीफॉल्ट मूल्य
N/A

सिंक्रोनस-एज

DEASSERT

कायदेशीर मूल्ये

वर्णन

घड्याळाचे नाव

घड्याळाचे नाव ज्यावर हा इंटरफेस समक्रमित केला जातो. सिंक्रोनस एजचे मूल्य DEASSERT किंवा दोन्ही असल्यास आवश्यक आहे.

DEASSERT काहीही नाही
दोन्ही

रिसेट इनपुटला आवश्यक असलेल्या सिंक्रोनाइझेशनचा प्रकार सूचित करते. खालील मूल्ये परिभाषित केली आहेत:
· कोणतेही सिंक्रोनाइझेशन आवश्यक नाही कारण घटकामध्ये रीसेट सिग्नलच्या अंतर्गत सिंक्रोनाइझेशनसाठी तर्क समाविष्ट आहे.
· DEASSERT रीसेट प्रतिपादन अतुल्यकालिक आहे आणि deassertion समकालिक आहे.
रिसेट प्रतिपादन आणि उदासीनता दोन्ही समकालिक आहेत.

२.८. संबद्ध रीसेट इंटरफेस
सर्व सिंक्रोनस इंटरफेसमध्ये संबंधित रिसेट गुणधर्म आहे जे निर्दिष्ट करते की कोणते रीसेट सिग्नल इंटरफेस लॉजिक रीसेट करते.

२.९. स्त्रोत रीसेट करा

तक्ता 7.

आउटपुट सिग्नल रोल्स रीसेट करा
reset_req सिग्नल हा एक पर्यायी सिग्नल आहे ज्याचा वापर तुम्ही ॲसिंक्रोनस रिसेट प्रतिपादनापूर्वी रीसेट हँडशेक करून मेमरी सामग्री करप्शन टाळण्यासाठी करू शकता.

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

वर्णन

रीसेट reset_n

1

आउटपुट

होय

इंटरफेस किंवा घटकाचे अंतर्गत तर्क रीसेट करते

वापरकर्ता-परिभाषित स्थितीत.

reset_req

1

आउटपुट

पर्यायी रीसेट विनंती निर्मिती सक्षम करते, जे लवकर आहे

रिसेट प्रतिपादन करण्यापूर्वी प्रतिपादन केलेला सिग्नल. एकदा

प्रतिपादन केले, रीसेट होईपर्यंत हे रद्द केले जाऊ शकत नाही

पूर्ण.

Avalon® इंटरफेस तपशील 10

अभिप्राय पाठवा

2. Avalon घड्याळ आणि रीसेट इंटरफेस 683091 | 2022.01.24

२.१०. स्त्रोत इंटरफेस गुणधर्म रीसेट करा

तक्ता 8.

इंटरफेस गुणधर्म रीसेट करा

नाव

डीफॉल्ट मूल्य

कायदेशीर मूल्ये

वर्णन

संबद्ध घड्याळ

N/A

एक घड्याळ

एका घड्याळाचे नाव ज्यावर हा इंटरफेस आहे

नाव

समक्रमित. चे मूल्य असल्यास आवश्यक आहे

synchronousEdges DEASSERT किंवा दोन्ही आहे.

संबद्ध डायरेक्ट रीसेट

N/A

एक रीसेट

रीसेट इनपुटचे नाव जे हे थेट चालवते

नाव

वन-टू-वन लिंकद्वारे स्त्रोत रीसेट करा.

संबद्ध ResetSinks

N/A

एक रीसेट

रीसेट केलेले इनपुट निर्दिष्ट करते ज्यामुळे स्त्रोत रीसेट होतो

नाव

assert रीसेट. उदाample, एक रीसेट सिंक्रोनाइझर की

वर एकाधिक रीसेट इनपुटसह OR ऑपरेशन करते

रीसेट आउटपुट व्युत्पन्न करा.

समकालिक किनारी

DEASSERT

DEASSERT काहीही नाही
दोन्ही

रीसेट आउटपुटचे सिंक्रोनाइझेशन सूचित करते. खालील मूल्ये परिभाषित केली आहेत:
· काहीही नाही रीसेट इंटरफेस असिंक्रोनस आहे.
· DEASSERT रीसेट प्रतिपादन अतुल्यकालिक आहे आणि deassertion समकालिक आहे.
· रिसेट प्रतिपादन आणि निरुत्साह दोन्ही समकालिक आहेत.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 11

683091 | 2022.01.24 फीडबॅक पाठवा
3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस
३.१. एव्हलॉन मेमरी-मॅप्ड इंटरफेसचा परिचय
होस्ट आणि एजंट घटकांसाठी वाचन आणि लेखन इंटरफेस लागू करण्यासाठी तुम्ही Avalon Memory-Mapped (Avalon-MM) इंटरफेस वापरू शकता. खालील माजी आहेतampमेमरी-मॅप केलेले इंटरफेस समाविष्ट करणारे घटक: · मायक्रोप्रोसेसर · मेमरी · UARTs · DMAs · टाइमर Avalon-MM इंटरफेस साध्या ते जटिल पर्यंत श्रेणीत असतात. उदाample, SRAM इंटरफेस ज्यात फिक्स्ड-सायकल रीड आणि राइट ट्रान्सफर असतात त्यांच्यामध्ये साधे Avalon-MM इंटरफेस असतात. पाइपलाइन केलेले इंटरफेस जे फट ट्रान्सफर करण्यास सक्षम आहेत ते जटिल आहेत.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

आकृती 5.

Avalon-MM एजंट हस्तांतरणावर लक्ष केंद्रित करा
इंटरकनेक्ट फॅब्रिकशी एव्हलॉन-एमएम एजंट इंटरफेस कनेक्शन हायलाइट करून, खालील आकृती एक विशिष्ट प्रणाली दर्शवते.
इथरनेट PHY

व्हॅलॉन-एमएम सिस्टम
Avalon-MM प्रोसेसर
यजमान

इथरनेट MAC
Avalon-MM होस्ट

सानुकूल तर्कशास्त्र
Avalon-MM होस्ट

एकमेकांशी जोडणे

Avalon-MM एजंट
फ्लॅश कंट्रोलर

Avalon-MM एजंट
SRAM नियंत्रक

Avalon-MM एजंट
रॅम कंट्रोलर

Avalon-MM एजंट
UART

AvAavloanlon- MM SlaAvgeePnotrt
Lor सानुकूल
तर्कशास्त्र

ट्रायस्टेट कंड्युट एजंट
ट्रायस्टेट कंड्युट पिन शेअरर आणि ट्रिस्टेट कंड्युट ब्रिज
ट्रायस्टेट कंड्युट होस्ट

ट्रायस्टेट कंड्युट एजंट
फ्लॅश मेमरी

ट्रायस्टेट कंड्युट एजंट
SRAM मेमरी

रॅम मेमरी

RS-232

Avalon-MM घटकांमध्ये सामान्यत: घटक तर्कशास्त्रासाठी आवश्यक फक्त सिग्नल समाविष्ट असतात.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 13

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

आकृती 6.

Example एजंट घटक

खालील आकृतीमध्ये दर्शविलेले 16-बिट सामान्य-उद्देश I/O परिधीय फक्त लिखित विनंत्यांना प्रतिसाद देते. या घटकामध्ये फक्त लेखन हस्तांतरणासाठी आवश्यक एजंट सिग्नल समाविष्ट आहेत.

एव्हलॉन-एमएम पेरिफेरल राइटडेटा[१५..०] डी

अर्ज-

Q

pio_out[15..0] विशिष्ट
इंटरफेस

Avalon-MM इंटरफेस
(एव्हलॉन-एमएम लेखन एजंट इंटरफेस)
clk

CLK_EN

एव्हलॉन-एमएम एजंटमधील प्रत्येक सिग्नल अगदी एका एव्हलॉन-एमएम सिग्नल भूमिकेशी संबंधित आहे. एव्हलॉन-एमएम इंटरफेस प्रत्येक सिग्नल रोलचे फक्त एक उदाहरण वापरू शकतो.

३.२. एव्हलॉन मेमरी मॅप केलेले इंटरफेस सिग्नल रोल्स

सिग्नल भूमिका Avalon मेमरी मॅप केलेले होस्ट आणि एजंट पोर्ट्सना अनुमती देणारे सिग्नल प्रकार परिभाषित करतात.

या तपशीलासाठी Avalon मेमरी मॅप केलेल्या इंटरफेसमध्ये सर्व सिग्नल अस्तित्वात असणे आवश्यक नाही. नेहमी आवश्यक असा कोणताही सिग्नल नाही. एव्हलॉन मेमरी मॅप केलेल्या इंटरफेससाठी किमान आवश्यकता म्हणजे केवळ-वाचनीय इंटरफेससाठी रीडडेटा, किंवा राइटडेटा आणि केवळ-राइट इंटरफेससाठी लेखन.

खालील सारणी एव्हलॉन मेमरी मॅप केलेल्या इंटरफेससाठी सिग्नल भूमिकांची यादी करते:

तक्ता 9.

Avalon मेमरी मॅप सिग्नल भूमिका
काही Avalon मेमरी मॅप केलेले सिग्नल सक्रिय उच्च किंवा सक्रिय कमी असू शकतात. सक्रिय कमी असताना, सिग्नलचे नाव _n ने समाप्त होते.

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

वर्णन

पत्ता

1 - 64 होस्ट एजंट

byteenable byteenable_n

2, 4, 8, 16,
३३, ४५, ७८

होस्ट एजंट

मूलभूत सिग्नल

नाही

होस्ट: डीफॉल्टनुसार, ॲड्रेस सिग्नल बाइटचे प्रतिनिधित्व करतो

पत्ता पत्त्याचे मूल्य डेटा रुंदीशी संरेखित करणे आवश्यक आहे.

डेटा शब्दामध्ये विशिष्ट बाइट्सवर लिहिण्यासाठी, होस्टने वापरणे आवश्यक आहे

बायटेनेबल सिग्नल. AddressUnits इंटरफेसचा संदर्भ घ्या

शब्द संबोधनासाठी गुणधर्म.

एजंट: डीफॉल्टनुसार, इंटरकनेक्ट एजंटच्या ॲड्रेस स्पेसमधील बाइट ॲड्रेसला शब्द ॲड्रेसमध्ये भाषांतरित करते. एजंटच्या दृष्टीकोनातून, प्रत्येक एजंटचा प्रवेश डेटाच्या शब्दासाठी असतो.

उदाample, address = 0 एजंटचा पहिला शब्द निवडतो. पत्ता = 1 एजंटचा दुसरा शब्द निवडतो. बाइट ॲड्रेसिंगसाठी addressUnits इंटरफेस गुणधर्म पहा.

नाही

हस्तांतरण चालू असताना एक किंवा अधिक विशिष्ट बाइट लेन सक्षम करते

8 बिट्स पेक्षा जास्त रुंदीचे इंटरफेस. byteenable मध्ये प्रत्येक बिट

रायडेटा आणि रीडडेटामधील बाइटशी संबंधित आहे. यजमान

बिट of byteenable सूचित करते की बाइट होत आहे

चालू ठेवले…

Avalon® इंटरफेस तपशील 14

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

सिग्नलची भूमिका
debugaccess read_n readdata प्रतिसाद [1:0] write write_n writedata

रुंदी

दिशा आवश्यक

वर्णन

ला लिहिले. लेखन दरम्यान, byteenables निर्दिष्ट करतात की कोणत्या बाइट्सवर लिहिले जात आहे. एजंटने इतर बाइट्सकडे दुर्लक्ष केले पाहिजे. वाचनादरम्यान, बायटीनेबल्स सूचित करतात की होस्ट कोणते बाइट वाचत आहे. कोणतेही दुष्परिणाम न करता फक्त रीडडेटा परत करणारे एजंट रीड दरम्यान बायटीनेबल दुर्लक्ष करण्यास मोकळे असतात. जर इंटरफेसमध्ये बायटीनेबल सिग्नल नसेल, तर ट्रान्सफर पुढे जाईल जसे की सर्व बायटीनेबल ठाम आहेत.
जेव्हा एकापेक्षा जास्त बाईटेनेबल सिग्नल ठासून मांडले जातात, तेव्हा सर्व आश्वासित लेन समीप असतात.

1

होस्ट एजंट

नाही

ठामपणे सांगितल्यावर, Nios II प्रोसेसरला ऑन-चिप लिहिण्याची अनुमती देते

रॉम म्हणून कॉन्फिगर केलेल्या आठवणी.

1

होस्ट एजंट

नाही

रीड ट्रान्सफर सूचित करण्यासाठी ठामपणे सांगितले. उपस्थित असल्यास, रीडडेटा आहे

आवश्यक

8, 16, एजंट होस्ट

नाही

प्रतिसादात एजंटकडून होस्टकडे पाठवलेला रीडडेटा

१२,२४,

वाचन हस्तांतरण. वाचनांना समर्थन देणाऱ्या इंटरफेससाठी आवश्यक आहे.

१२,२४,

१२,२४,

१२,२४,

१२,२४,

1024

2

एजंट होस्ट

नाही

प्रतिसाद सिग्नल हा एक पर्यायी सिग्नल आहे जो वाहून नेतो

प्रतिसाद स्थिती.

टीप: सिग्नल सामायिक केल्यामुळे, इंटरफेस त्याच घड्याळ चक्रात लेखन प्रतिसाद आणि वाचलेला प्रतिसाद जारी करू शकत नाही किंवा स्वीकारू शकत नाही.

· 00: ठीक आहे - व्यवहारासाठी यशस्वी प्रतिसाद.

· 01: आरक्षित – एन्कोडिंग राखीव आहे.

· 10: SLVERR- एंडपॉइंट एजंटकडून त्रुटी. अयशस्वी व्यवहार सूचित करते.

· 11: DECODEERROR- अपरिभाषित स्थानावर प्रवेश करण्याचा प्रयत्न केला असल्याचे सूचित करते.

प्रतिसाद वाचण्यासाठी:

· प्रत्येक रीडडेटासह एक प्रतिसाद पाठविला जातो. N च्या रीड बर्स्ट लांबीचा परिणाम N प्रतिसादांमध्ये होतो. एररच्या परिस्थितीतही कमी प्रतिसाद वैध नाहीत. प्रतिसाद सिग्नल मूल्य बर्स्टमधील प्रत्येक रीडडेटासाठी भिन्न असू शकते.

इंटरफेसमध्ये रीड कंट्रोल सिग्नल असणे आवश्यक आहे. रीडडेटाव्हॅलिड सिग्नलसह पाइपलाइन समर्थन शक्य आहे.

· वाचलेल्या त्रुटींवर, संबंधित रीडडेटा "काळजी करू नका" आहे.

प्रतिसाद लिहिण्यासाठी:

प्रत्येक लेखन आदेशासाठी एक लेखन प्रतिसाद पाठविला पाहिजे. राइट बर्स्टचा परिणाम फक्त एक प्रतिसादात होतो, जो बर्स्टमधील अंतिम लेखन हस्तांतरण स्वीकारल्यानंतर पाठवला जाणे आवश्यक आहे.

· लेखन प्रतिसाद वैध असल्यास, सर्व लेखन आदेश प्रतिसाद लिहून पूर्ण केले पाहिजेत.

1

होस्ट एजंट

नाही

लेखन हस्तांतरण सूचित करण्यासाठी ठामपणे सांगितले. उपस्थित असल्यास, लेखन डेटा आहे

आवश्यक

8, 16, 32, 64, 128, 256, 512, 1024

होस्ट एजंट

नाही

लेखन हस्तांतरणासाठी डेटा. रुंदी समान असणे आवश्यक आहे

दोन्ही उपस्थित असल्यास रीडडेटाची रुंदी. इंटरफेससाठी आवश्यक

ते समर्थन लिहितात.

प्रतीक्षा-राज्य सिग्नल

चालू ठेवले…

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 15

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

सिग्नल रोल लॉक
waitrequest waitrequest_ n
readdatavali d readdatavali d_n
लेखक प्रतिसाद वैध

रुंदी 1
1
०६ ४०

दिशा आवश्यक

वर्णन

होस्ट एजंट

नाही

लॉक हे सुनिश्चित करते की एकदा होस्ट लवाद जिंकतो, विजेता होस्ट

एकाधिक व्यवहारांसाठी एजंटचा प्रवेश राखतो. कुलूप

लॉक केलेल्या पहिल्या वाचन किंवा लेखनाशी योगायोग असल्याचे प्रतिपादन करते

व्यवहारांचा क्रम. अंतिम वर लॉक deasserts

व्यवहारांच्या लॉक केलेल्या क्रमाचा व्यवहार. लॉक प्रतिपादन

लवाद जिंकला याची हमी देत ​​नाही. कुलूप नंतर-

असेर्टिंग होस्ट मंजूर केले गेले आहे, तो होस्ट तोपर्यंत अनुदान राखून ठेवतो

लॉक बंद आहे.

लॉकसह सुसज्ज होस्ट बर्स्ट होस्ट असू शकत नाही. लॉक-सुसज्ज होस्टसाठी मध्यस्थी प्राधान्य मूल्यांकडे दुर्लक्ष केले जाते.

लॉक विशेषतः रीड-मॉडिफाई-राइट (RMW) ऑपरेशन्ससाठी उपयुक्त आहे. सामान्य वाचन-सुधारित-लेखन ऑपरेशनमध्ये खालील चरणांचा समावेश आहे:

1. होस्ट A असेर्ट लॉक करतो आणि 32-बिट डेटा वाचतो ज्यामध्ये एकाधिक बिट फील्ड असतात.

2. होस्ट A डेझर्ट लॉक करतो, एक बिट फील्ड बदलतो आणि 32-बिट डेटा परत लिहितो.

लॉक होस्ट B ला होस्ट A च्या वाचन आणि लेखन दरम्यान लेखन करण्यास प्रतिबंधित करते.

एजंट होस्ट

नाही

एजंटला प्रतिसाद देता येत नसताना एजंट प्रतीक्षा विनंती करतो

विनंती वाचा किंवा लिहा. पर्यंत प्रतीक्षा करण्यास होस्टला सक्ती करते

इंटरकनेक्ट हस्तांतरणासह पुढे जाण्यासाठी तयार आहे. च्या सुरुवातीला

सर्व हस्तांतरण, होस्ट हस्तांतरण सुरू करतो आणि तोपर्यंत प्रतीक्षा करतो

प्रतीक्षा विनंती रद्द केली आहे. यजमानाने कोणतेही गृहित धरू नये

होस्ट निष्क्रिय असताना प्रतीक्षा विनंतीच्या प्रतिज्ञा स्थितीबद्दल:

प्रतीक्षा विनंती प्रणालीवर अवलंबून, उच्च किंवा कमी असू शकते

गुणधर्म

वेटरिक्वेस्ट ॲसर्ट केल्यावर, बिगिनबर्स्ट ट्रान्सफरशिवाय एजंटला होस्ट कंट्रोल सिग्नल स्थिर राहणे आवश्यक आहे. बिगिनबर्स्ट ट्रान्सफर सिग्नलचे वर्णन करणाऱ्या वेळेच्या आकृतीसाठी, रीड बर्स्टमधील आकृती पहा.

एव्हलॉन मेमरी मॅप केलेला एजंट निष्क्रिय सायकल दरम्यान प्रतीक्षा विनंती करू शकतो. एव्हलॉन मेमरी मॅप केलेला होस्ट वेटरिक्वेस्ट ॲसर्ट केल्यावर व्यवहार सुरू करू शकतो आणि तो सिग्नल बंद होण्याची प्रतीक्षा करू शकतो. सिस्टम लॉकअप टाळण्यासाठी, एजंट डिव्हाइसने रीसेट केल्यावर प्रतीक्षा विनंती केली पाहिजे.

पाइपलाइन सिग्नल

एजंट होस्ट

नाही

व्हेरिएबल-लेटन्सी, पाइपलाइन रीड ट्रान्सफरसाठी वापरले जाते. जेव्हा

प्रतिपादन केले, सूचित करते की रीडडेटा सिग्नलमध्ये वैध डेटा आहे.

burstcount मूल्यासह रीड बर्स्टसाठी , द

readdatavalid सिग्नल ठामपणे सांगणे आवश्यक आहे वेळा, एकदा साठी

प्रत्येक रीडडेटा आयटम. विलंबाचे किमान एक चक्र असणे आवश्यक आहे

च्या वाचनाची स्वीकृती आणि प्रतिपादन दरम्यान

readdatavalid. रीडडेटाव्हॅलिड सिग्नलचे वर्णन करणाऱ्या टाइमिंग डायग्रामसाठी, व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले रीड ट्रान्सफर पहा.

एजंट वेटरिक्वेस्टसह एजंट नवीन कमांड थांबवत आहे की नाही हे स्वतंत्रपणे होस्टकडे डेटा हस्तांतरित करण्यासाठी रीडडेटा वैध असल्याचा दावा करू शकतो.

होस्ट पाइपलाइन केलेल्या रीडला सपोर्ट करत असल्यास आवश्यक. वाचन कार्यक्षमतेसह बर्स्टिंग होस्टमध्ये readdatavalid सिग्नल समाविष्ट करणे आवश्यक आहे.

एजंट होस्ट

नाही

पर्यायी सिग्नल. उपस्थित असल्यास, इंटरफेस समस्या लिहा

आदेश लिहिण्यासाठी प्रतिसाद.

ठामपणे सांगितल्यावर, प्रतिसाद सिग्नलवरील मूल्य एक वैध लेखन प्रतिसाद आहे.

Writerresponsevalid हे लिहिण्याची आज्ञा स्वीकारल्यानंतर फक्त एक घड्याळ सायकल किंवा त्याहून अधिक प्रतिज्ञा केली जाते. आदेश स्वीकारण्यापासून ते प्रतिपादन करण्यापर्यंत किमान एक घड्याळ चक्र विलंब आहे

लेखक प्रतिसाद वैध.

चालू ठेवले…

Avalon® इंटरफेस तपशील 16

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

सिग्नलची भूमिका

रुंदी

दिशा आवश्यक

वर्णन

जेव्हा एजंटला बर्स्टची शेवटची बीट दिली जाते आणि प्रतीक्षा विनंती कमी असते तेव्हा लेखन आदेश स्वीकारला जातो. ब्रस्टची शेवटची बीट जारी केल्यानंतर एक किंवा अधिक घड्याळ चक्रे लिहून वैध असल्याचे प्रतिपादन केले जाऊ शकते.

burstcount

1 11 होस्ट एजंट

सिग्नल फोडणे

नाही

मध्ये ट्रान्सफरची संख्या दर्शविण्यासाठी होस्ट फोडून वापरला जातो

प्रत्येक स्फोट. कमाल बर्स्टकाउंट पॅरामीटरचे मूल्य

2 ची पॉवर असणे आवश्यक आहे. रुंदीचा बर्स्टकाउंट इंटरफेस आकार 2(चा कमाल फट एन्कोड करू शकतो -1). उदाample, एक 4-बिट

burstcount सिग्नल कमाल 8 च्या बर्स्ट काउंटला समर्थन देऊ शकतो.

किमान बर्स्टकाउंट 1. द

constantBurstBehavior गुणधर्म वेळ नियंत्रित करते

burstcount सिग्नल. वाचन कार्यक्षमतेसह बर्स्टिंग होस्ट करणे आवश्यक आहे

readdatavalid सिग्नल समाविष्ट करा.

बाइट पत्ते वापरून होस्ट आणि एजंट फोडण्यासाठी, खालील निर्बंध पत्त्याच्या रुंदीवर लागू होतात:

>= +
log2( )
शब्द पत्ते वापरून होस्ट आणि एजंट फोडण्यासाठी, वरील log2 संज्ञा वगळण्यात आली आहे.

startbursttr

1

एकमेकांशी जोडणे

उत्तर देणे

एजंट

नाही

स्फोट कधी होतो हे दर्शविण्यासाठी स्फोटाच्या पहिल्या चक्रासाठी ठामपणे सांगितले

हस्तांतरण सुरू आहे. हा सिग्नल एका चक्रानंतर बंद केला जातो

प्रतीक्षा विनंतीचे मूल्य विचारात न घेता. वेळेच्या आकृतीसाठी

बिगिनबर्स्ट ट्रान्सफरचे उदाहरण देत, रीडमधील आकृतीचा संदर्भ घ्या

फुटतात.

startbursttransfer पर्यायी आहे. एजंट नेहमी डेटा ट्रान्सफरची गणना करून पुढील लेखन बर्स्ट व्यवहाराच्या प्रारंभाची आंतरिक गणना करू शकतो.

चेतावणी: हा सिग्नल वापरू नका. हा सिग्नल लीगेसी मेमरी कंट्रोलर्सना समर्थन देण्यासाठी अस्तित्वात आहे.

३.३. इंटरफेस गुणधर्म

तक्ता 10. एव्हलॉन-एमएम इंटरफेस गुणधर्म

नाव पत्ता युनिट्स

डीफॉल्ट मूल्य
होस्ट प्रतीक एजंट -
शब्द

कायदेशीर मूल्ये
शब्द, चिन्हे

वर्णन
पत्त्यांसाठी युनिट निर्दिष्ट करते. चिन्ह सामान्यत: बाइट असते. या गुणधर्माच्या विशिष्ट वापरासाठी Avalon Memory-Mapped Interface Signal Types टेबलमधील पत्त्याच्या व्याख्येचा संदर्भ घ्या.

नेहमीBurstMaxBurst burstcountUnits

खोटे शब्द

खरे, खोटे
शब्द, चिन्हे

सत्य असताना, सूचित करते की होस्ट नेहमी कमाल-लांबीचा बर्स्ट जारी करतो. कमाल बर्स्ट लांबी 2burstcount_width – 1 आहे. Avalon-MM एजंट इंटरफेससाठी या पॅरामीटरचा कोणताही प्रभाव नाही.
हा गुणधर्म बर्स्टकाउंट सिग्नलसाठी युनिट्स निर्दिष्ट करतो. चिन्हांसाठी, burstcount मूल्याचा अर्थ बर्स्टमधील चिन्हांची संख्या (बाइट्स) म्हणून केला जातो. शब्दांसाठी, burstcount मूल्याचा अर्थ बर्स्टमधील शब्द हस्तांतरणाची संख्या म्हणून केला जातो.

burstOnBurstBoundaries फक्त

खोटे

खरे, खोटे

खरे असल्यास, या इंटरफेसवर सादर केलेले बर्स्ट ट्रान्सफर ॲड्रेसपासून सुरू होतात जे कमाल बर्स्ट आकाराच्या पटीत असतात.
चालू ठेवले…

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 17

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

ConstantBurstBehavior नाव द्या
होल्डटाइम(1) लाइनरॅपबर्स्ट
जास्तीत जास्त प्रलंबित वाचन व्यवहार (1)
कमाल प्रलंबितWriteTransact आयन किमान प्रतिसाद विलंब

डीफॉल्ट मूल्य होस्ट -फॉल्स एजंट -फॉल्स
0 असत्य
४८०१(६०)
०६ ४०

कायदेशीर मूल्ये खरे, खोटे
0 1000 सायकल
खरे, खोटे
1 64
1 64

वर्णन
यजमान: सत्य असताना, घोषित करते की होस्टकडे पत्ता आणि बर्स्टकाउंट स्थिर असतो बर्स्ट व्यवहारात. खोटे (डिफॉल्ट) असताना, होस्टकडे पत्ता आणि बर्स्टकाउंट स्थिर असतो हे फक्त बर्स्टच्या पहिल्या बीटसाठी असते. एजंट: सत्य असताना, घोषित करतो की एजंट पत्ता आणि बर्स्टकाउंट बर्स्ट दरम्यान स्थिर ठेवण्याची अपेक्षा करतो. खोटे (डिफॉल्ट) असताना, एजंट एसamples पत्ता आणि burstcount फक्त फटाच्या पहिल्या बीटवर.
लेखन रद्द करणे आणि पत्ता आणि डेटा रद्द करणे यामधील वेळेच्या युनिट्समध्ये वेळ निर्दिष्ट करते. (केवळ व्यवहार लिहिण्यासाठी लागू होते.)
काही मेमरी उपकरणे वाढत्या स्फोटाऐवजी रॅपिंग बर्स्ट लागू करतात. जेव्हा रॅपिंग बर्स्ट बर्स्ट सीमेवर पोहोचते, तेव्हा पत्ता मागील बर्स्ट सीमेवर परत येतो. पत्त्याच्या मोजणीसाठी फक्त लोअरऑर्डर बिट आवश्यक आहेत. उदाample, 0-बिट इंटरफेसवर प्रत्येक 32 बाइट्ससह बर्स्ट सीमांसह 32xC पत्त्यावर रॅपिंग बर्स्ट खालील पत्त्यांवर लिहितो: · 0xC · 0x10 · 0x14 · 0x18 · 0x1C · 0x0 · 0x4 · 0x8
एजंट: हे पॅरामीटर एजंट रांगेत ठेवू शकणाऱ्या प्रलंबित वाचनाची कमाल संख्या आहे. रीडडेटाव्हॅलिड सिग्नल असलेल्या कोणत्याही एजंटसाठी मूल्य शून्य नसणे आवश्यक आहे.
या गुणधर्माचे वर्णन करणाऱ्या वेळेच्या आकृतीसाठी आणि वेटरिक्वेस्ट वापरण्याबद्दल अतिरिक्त माहितीसाठी व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले रीड ट्रान्सफर पहा.
यजमान: ही मालमत्ता यजमान व्युत्पन्न करू शकणाऱ्या बाकी वाचलेल्या व्यवहारांची कमाल संख्या आहे.
टीप: हे पॅरामीटर 0 वर सेट करू नका. (मागील बाजूच्या सुसंगततेसाठी, सॉफ्टवेअर 0 च्या पॅरामीटर सेटिंगला समर्थन देते. तथापि, तुम्ही ही सेटिंग नवीन डिझाइनमध्ये वापरू नये).
एजंट स्वीकारू शकतो किंवा होस्ट जारी करू शकतो असे प्रलंबित नॉन-पोस्ट केलेले लेखन. इंटरकनेक्टने या मर्यादेपर्यंत पोहोचल्यावर एजंट प्रतीक्षा विनंतीचा दावा करतो आणि होस्ट आदेश जारी करणे थांबवतो. डीफॉल्ट मूल्य 0 आहे, जे लेखन प्रतिसादांना समर्थन देणाऱ्या होस्टसाठी अमर्यादित प्रलंबित लेखन व्यवहारांना अनुमती देते. प्रतिसाद लिहिण्यास समर्थन देणाऱ्या एजंटने हे शून्य नसलेल्या मूल्यावर सेट केले पाहिजे.
रीडडेटाव्हॅलिड किंवा रायटर रिस्पॉन्सव्हॅलिडला सपोर्ट करणाऱ्या इंटरफेससाठी, रीड किंवा राइट कमांड आणि कमांडला प्रतिसाद यामधील सायकलची किमान संख्या निर्दिष्ट करते.
चालू ठेवले…

Avalon® इंटरफेस तपशील 18

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

नाव रीड लेटन्सी(1) रीडवेटटाइम(1) सेटअपटाइम(1) टाईमिंगयुनिट्स(1) वेटरिक्वेस्ट भत्ता
प्रतीक्षा वेळ लिहा(1)
संबद्ध घड्याळ

डीफॉल्ट मूल्य

कायदेशीर मूल्ये

वर्णन

0

0 63

Avalon-MM एजंट्ससाठी निश्चित-विलंबता वाचा. साठी ए

टाइमिंग डायग्राम जो निश्चित विलंब वाचन वापरतो, पहा

निश्चित विलंबतेसह पाइपलाइन केलेले वाचन हस्तांतरण.

Avalon-MM एजंट जे निश्चित विलंबता आहेत त्यांनी या इंटरफेस मालमत्तेसाठी मूल्य प्रदान करणे आवश्यक आहे. एव्हलॉन-एमएम एजंट

जे व्हेरिएबल लेटन्सी आहेत ते वैध डेटा निर्दिष्ट करण्यासाठी readdatavalid सिग्नल वापरतात.

1

0 1000 इंटरफेससाठी जे waitrequest वापरत नाहीत

सायकल

सिग्नल readWaitTime मध्ये वेळ सूचित करते

एजंट वाचन स्वीकारण्यापूर्वी वेळेची युनिट्स

आज्ञा एजंटने ठामपणे सांगितल्याप्रमाणे वेळ आहे

रीडवेटटाइम सायकलसाठी प्रतीक्षा विनंती.

0

0 1000 प्रतिपादन दरम्यान वेळ एककांमध्ये वेळ निर्दिष्ट करते

सायकल

पत्ता आणि डेटा आणि वाचा किंवा लिहिण्याचे प्रतिपादन.

सायकल

सायकल
नॅनोसेकंद एस

सेटअपटाइम, होल्डटाइम, साठी युनिट्स निर्दिष्ट करते
WaitTime लिहा आणि WaitTime वाचा. सिंक्रोनस उपकरणांसाठी सायकल आणि एसिंक्रोनस उपकरणांसाठी नॅनोसेकंद वापरा. जवळजवळ सर्व Avalon-MM एजंट उपकरणे समकालिक आहेत.
Avalon-MM घटक जो AvalonMM एजंट इंटरफेसपासून ऑफ-चिप डिव्हाइसवर जोडतो तो असिंक्रोनस असू शकतो. त्या ऑफ-चिप डिव्हाइसमध्ये बस टर्नअराउंडसाठी निश्चित सेटलिंग वेळ असू शकतो.

0

जारी केल्या जाऊ शकणाऱ्या हस्तांतरणांची संख्या निर्दिष्ट करते किंवा

प्रतीक्षा विनंती ठामपणे केल्यानंतर स्वीकारली जाते.

जेव्हा प्रतीक्षा विनंती भत्ता 0 असेल, तेव्हा लिहा,
Avalon-MM सिग्नल रोल्स टेबलमध्ये वर्णन केल्याप्रमाणे वाचा आणि प्रतीक्षा विनंती सिग्नल त्यांचे विद्यमान वर्तन राखतात.

जेव्हा प्रतीक्षा विनंती भत्ता 0 पेक्षा जास्त असतो, तेव्हा प्रत्येक घड्याळ चक्र ज्यावर लिहिणे किंवा वाचले जाते ते आदेश हस्तांतरण म्हणून मोजले जाते. एकदा वेटरिक्वेस्ट ॲसर्ट केल्यावर, फक्त waitrequestAllowance अधिक कमांड ट्रान्स्फर कायदेशीर असतात तर वेटरिक्वेस्ट ॲसर्ट राहते. प्रतीक्षा विनंती भत्ता गाठल्यानंतर, जोपर्यंत प्रतिक्षा विनंती केली जात आहे तोपर्यंत लिहा आणि वाचणे रद्द करणे आवश्यक आहे.

एकदा वेटरिक्वेस्ट डेझर्ट केल्यानंतर, प्रतीक्षा विनंती पुन्हा दावा करेपर्यंत कोणत्याही निर्बंधांशिवाय हस्तांतरणे पुन्हा सुरू होऊ शकतात. यावेळी, प्रतीक्षा विनंती कायम राहिल्यास प्रतीक्षा विनंती भत्ता अधिक हस्तांतरणे पूर्ण होऊ शकतात.

0

0 1000 इंटरफेससाठी जे waitrequest वापरत नाहीत

सायकल

सिग्नल,WaitTime मध्ये वेळ निर्दिष्ट करते

एजंटने लेखन स्वीकारण्याआधीची टाइमिंग युनिट्स. द

वेळ म्हणजे एजंटने वेटटाइम सायकल किंवा नॅनोसेकंद लिहिण्यासाठी वेट रिक्वेस्टचा दावा केला.

रायटवेटटाइमचा वापर स्पष्ट करणाऱ्या टाइमिंग डायग्रामसाठी, निश्चित प्रतीक्षा-स्थितीसह वाचा आणि लिहा हस्तांतरण पहा.

इंटरफेस संबंध गुणधर्म

N/A

N/A

घड्याळ इंटरफेसचे नाव ज्यावर हे Avalon-MM

इंटरफेस समकालिक आहे.

चालू ठेवले…

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 19

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

नाव

डीफॉल्ट मूल्य

कायदेशीर मूल्ये

वर्णन

संबद्ध रीसेट

N/A

N/A

रिसेट इंटरफेसचे नाव जे लॉजिक रिसेट करते

हा Avalon-MM इंटरफेस.

bridgesToHost

0

एव्हलॉन-एमएम ॲव्हलॉन-एमएम ब्रिजमध्ये एजंट आणि होस्ट असतात,

यजमानाचे नाव आणि एजंटला प्रवेश असलेली मालमत्ता आहे

वर

बाइट किंवा बाइट्सची विनंती केल्याने समान बाइट किंवा

समान

यजमानाने विनंती करण्यासाठी बाइट्स. एव्हलॉन-एमएम

प्लॅटफॉर्म डिझायनर घटकातील घटक पाइपलाइन ब्रिज

लायब्ररी ही कार्यक्षमता लागू करते.

टिपा:
1. जरी ही मालमत्ता एजंट उपकरणाचे वैशिष्ट्य दर्शवते, तरीही यजमान जुळणारे होस्ट आणि एजंट इंटरफेस यांच्यात थेट कनेक्शन सक्षम करण्यासाठी ही मालमत्ता घोषित करू शकतात.
2. एजंट इंटरफेसने परवानगीपेक्षा अधिक वाचन हस्तांतरण स्वीकारल्यास, इंटरकनेक्ट प्रलंबित रीड FIFO अप्रत्याशित परिणामांसह ओव्हरफ्लो होऊ शकते. एजंट रीडडेटा गमावू शकतो किंवा चुकीच्या होस्ट इंटरफेसवर रीडडेटा रूट करू शकतो. किंवा, सिस्टम लॉक होऊ शकते. हे ओव्हरफ्लो टाळण्यासाठी एजंट इंटरफेसने प्रतीक्षा विनंतीचा दावा केला पाहिजे.

संबंधित माहिती · पृष्ठ 14 वर Avalon मेमरी मॅप केलेले इंटरफेस सिग्नल रोल्स · पृष्ठ 34 वरील प्रतिसाद वाचा आणि लिहा · पृष्ठ 28 वरील व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले वाचन हस्तांतरण · पृष्ठ 29 वर निश्चित विलंबासह पाइपलाइन केलेले वाचन हस्तांतरण · प्रतिसाद वाचा आणि लिहा
प्लॅटफॉर्म डिझायनर वापरकर्ता मार्गदर्शकामध्ये: इंटेल क्वार्टस® प्राइम प्रो संस्करण

3.4. वेळ
Avalon-MM इंटरफेस समकालिक आहे. प्रत्येक Avalon-MM इंटरफेस संबंधित घड्याळ इंटरफेसशी समक्रमित केला जातो. जर ते घड्याळाच्या सिग्नलशी समकालिक असलेल्या रजिस्टर्सच्या आउटपुटमधून चालवले गेले असतील तर सिग्नल संयुक्त असू शकतात. हे तपशील घड्याळाच्या कडांमध्ये सिग्नल कसे किंवा केव्हा बदलतात हे ठरवत नाही. वेळेची आकृती बारीक-बारीक वेळेची माहिती नसलेली असते.

३.५. बदल्या
हा विभाग हस्तांतरण प्रकार सादर करण्यापूर्वी दोन मूलभूत संकल्पना परिभाषित करतो:
· हस्तांतरण- हस्तांतरण म्हणजे एखाद्या शब्दाचे वाचन किंवा लेखन ऑपरेशन किंवा डेटाचे एक किंवा अधिक चिन्ह. एव्हलॉन-एमएम इंटरफेस आणि इंटरकनेक्ट दरम्यान हस्तांतरण होते. हस्तांतरण पूर्ण होण्यासाठी एक किंवा अधिक घड्याळाची चक्रे लागतात.
यजमान आणि एजंट दोघेही हस्तांतरणाचा भाग आहेत. Avalon-MM होस्ट हस्तांतरणास आरंभ करतो आणि Avalon-MM एजंट प्रतिसाद देतो.
· होस्ट-एजंट जोडी – ही संज्ञा हस्तांतरणामध्ये सहभागी असलेल्या होस्ट इंटरफेस आणि एजंट इंटरफेसचा संदर्भ देते. हस्तांतरणादरम्यान, होस्ट इंटरफेस नियंत्रण आणि डेटा सिग्नल इंटरकनेक्ट फॅब्रिकमधून जातात आणि एजंट इंटरफेसशी संवाद साधतात.

Avalon® इंटरफेस तपशील 20

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

३.५.१. ठराविक वाचा आणि लिहा हस्तांतरण

हा विभाग एका सामान्य Avalon-MM इंटरफेसचे वर्णन करतो जो एजंट-नियंत्रित प्रतीक्षा विनंतीसह वाचन आणि लेखन हस्तांतरणास समर्थन देतो. एजंट वेटरिक्वेस्ट सिग्नलचा आग्रह धरून आवश्यक तितक्या चक्रांसाठी इंटरकनेक्ट थांबवू शकतो. एजंट वाचन किंवा लेखन हस्तांतरणासाठी प्रतीक्षा विनंती वापरत असल्यास, एजंटने दोन्हीसाठी प्रतीक्षा विनंती वापरणे आवश्यक आहे.

एजंटला सामान्यत: घड्याळाच्या वाढत्या धार नंतर पत्ता, बायटेनेबल, वाचणे किंवा लिहिणे आणि लिहिणे डेटा प्राप्त होतो. एजंट हस्तांतरण रोखण्यासाठी वाढत्या घड्याळाच्या काठाच्या आधी प्रतीक्षा विनंती करतो. जेव्हा एजंट प्रतीक्षा विनंती करतो तेव्हा हस्तांतरणास विलंब होतो. प्रतीक्षा विनंती ठामपणे केली जात असताना, पत्ता आणि इतर नियंत्रण सिग्नल स्थिर ठेवले जातात. एजंट इंटरफेस डेझर्ट वेटरिक्वेस्ट केल्यानंतर पहिल्या क्लॉकच्या वाढत्या काठावर हस्तांतरण पूर्ण होते.
एजंट इंटरफेस किती काळ थांबू शकतो यावर मर्यादा नाही. म्हणून, एजंट इंटरफेस अनिश्चित काळासाठी प्रतीक्षा विनंतीचा दावा करत नाही याची तुम्ही खात्री केली पाहिजे. खालील आकृती वेटरिक्वेस्ट वापरून वाचन आणि लेखन हस्तांतरण दर्शवते.

टीप:

रिक्वेस्ट रिक्वेस्ट रीड अँड राईट रिक्वेस्ट सिग्नल्समधून वेटरिक्वेस्ट डिकपल केले जाऊ शकते. निष्क्रिय सायकल दरम्यान प्रतीक्षा विनंती केली जाऊ शकते. एव्हलॉन-एमएम होस्ट वेटरिक्वेस्ट ॲसर्ट केल्यावर व्यवहार सुरू करू शकतो आणि तो सिग्नल बंद होण्याची प्रतीक्षा करू शकतो. रीड आणि राइट विनंत्यांमधून वेटरिक्वेस्ट डीकपलिंग केल्याने सिस्टम टाइमिंग सुधारू शकते. Decoupling वाचन, लेखन आणि प्रतीक्षा विनंती सिग्नलसह एकत्रित लूप काढून टाकते. आणखी डिकपलिंग आवश्यक असल्यास, waitrequestAllowance गुणधर्म वापरा. Quartus® Prime Pro v17.1 Stratix® 10 ES एडिशन्स रिलीझ पासून प्रतीक्षारक्वेस्ट भत्ता उपलब्ध आहे.

आकृती 7.

Waitrequest सह हस्तांतरणे वाचा आणि लिहा

1

2

clk

3

4

5

पत्ता

पत्ता

कमी करण्यायोग्य

कमी करण्यायोग्य

वाचा लिहा प्रतीक्षा विनंती readdata

readdata

प्रतिसाद

प्रतिसाद

डेटा लिहा

6

7

डेटा लिहा

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 21

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24
या टाइमिंग डायग्राममधील संख्या, खालील संक्रमणे चिन्हांकित करा: 1. पत्ता, बायटीनेबल, आणि रीड हे clk च्या वाढत्या किनारी नंतर ठामपणे सांगितले जातात. द
एजंट प्रतीक्षा विनंती करतो, हस्तांतरण थांबवतो. 2. प्रतीक्षा विनंती s आहेampनेतृत्व कारण प्रतीक्षा विनंती ठामपणे केली जाते, सायकल बनते
प्रतीक्षा स्थिती. पत्ता, वाचा, लिहा आणि बायटेनेबल स्थिर राहतात. 3. एजंट क्ल्कच्या वाढत्या धार नंतर वेट रिक्वेस्ट डीझर्ट करतो. एजंट ठामपणे सांगतो
डेटा आणि प्रतिसाद. 4. यजमान एसamples readdata, प्रतिसाद आणि deassserted waitrequest
हस्तांतरण पूर्ण करणे. 5. पत्ता, राइटडेटा, बायटीनेबल, आणि राइट सिग्नल नंतर ठामपणे सांगितले जातात
clk ची वाढती किनार. एजंट हस्तांतरण थांबवण्याची प्रतीक्षा विनंती करतो. 6. क्ल्कच्या वाढत्या काठानंतर एजंट वेट रिक्वेस्ट डीझर्ट करतो. 7. एजंट ट्रान्सफर संपवणारा डेटा कॅप्चर करतो.

Avalon® इंटरफेस तपशील 22

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

३.५.२. waitrequestAllowance मालमत्ता वापरून बदल्या

waitrequestAllowance गुणधर्म AvalonMM होस्ट जारी करू शकणाऱ्या ट्रान्सफरची संख्या निर्दिष्ट करते किंवा Avalon-MM एजंटने वेटरिक्वेस्ट सिग्नलचा दावा केल्यानंतर स्वीकार करणे आवश्यक आहे. इंटेल क्वार्टस प्राइम 17.1 सॉफ्टवेअर रिलीझपासून प्रतीक्षारक्वेस्ट अलाऊन्स उपलब्ध आहे.
waitrequestAllowance चे डीफॉल्ट मूल्य 0 आहे, जे टिपिकल रीड अँड राईट ट्रान्सफरमध्ये वर्णन केलेल्या वर्तनाशी सुसंगत आहे, जेथे प्रतीक्षा विनंती प्रतिपादन वर्तमान हस्तांतरण जारी करणे किंवा स्वीकारणे थांबवते.
Avalon-MM एजंट 0 पेक्षा जास्त waitrequestAllowance सह विशेषत: प्रतीक्षा विनंतीचा दावा करेल जेव्हा त्याचा अंतर्गत बफर पूर्ण होण्यापूर्वी फक्त waitrequestAllowance अधिक नोंदी स्वीकारू शकतो. Avalon-MM 0 पेक्षा जास्त waitrequestAllowance असलेल्या होस्टकडे वेटरेक्वेस्ट अलाऊन्स अतिरिक्त चक्रे ट्रान्सफर पाठवणे थांबवतात, जे होस्ट लॉजिकमध्ये अधिक पाइपलाइनिंगला अनुमती देतात. प्रतीक्षा विनंती भत्ता खर्च झाल्यावर होस्टने रीड किंवा राइट सिग्नल बंद करणे आवश्यक आहे.
0 पेक्षा जास्त वेटरिक्वेस्ट अलाउंसची मूल्ये हाय-स्पीड डिझाइनला समर्थन देतात जेथे बॅकप्रेशरच्या तात्काळ प्रकारांमुळे नियंत्रण मार्गातील संयोजन तर्कशास्त्रामुळे जास्तीत जास्त ऑपरेटिंग वारंवारता (FMAX) मध्ये घट होऊ शकते. Avalon-MM एजंटने त्याच्या प्रतीक्षा विनंती भत्ता मूल्यासाठी कायदेशीर असलेल्या सर्व संभाव्य हस्तांतरण वेळेस समर्थन देणे आवश्यक आहे. उदाample, waitrequestAllowance = 2 असलेला एजंट खालील उदा मध्ये दर्शविलेले कोणतेही होस्ट ट्रान्सफर वेव्हफॉर्म स्वीकारण्यास सक्षम असणे आवश्यक आहेampलेस

पृष्ठ 21 वर संबंधित माहिती टिपिकल वाचा आणि लिहा हस्तांतरण

३.५.२.१. प्रतीक्षा विनंती भत्ता दोन समान आहे
खालील टाइमिंग आकृती Avalon-MM होस्टसाठी वेळ दर्शवते ज्यामध्ये Avalon-MM एजंट डीझर्ट किंवा वेटरिक्वेस्ट केल्यानंतर ट्रान्सफर पाठवणे सुरू करण्यासाठी आणि थांबवण्यासाठी दोन घड्याळ चक्रे असतात.

आकृती 8. होस्ट लिहा: waitrequestAllowance समान दोन घड्याळ सायकल

०६ ४०

०६ ४०

5

6

घड्याळ

लिहा

प्रतीक्षा विनंती

डेटा[7:0]

A0 A1 A2

A3 A4

B0 B1

B3

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 23

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

या आकृतीतील चिन्हक खालील घटनांना चिन्हांकित करतात:
1. Avalon-MM> होस्ट ड्राइव्हस् राईट आणि डेटा.
2. एव्हलॉन-एमएम> एजंट प्रतीक्षा विनंती करतो. waitrequestAllowance 2 असल्यामुळे, होस्ट 2 अतिरिक्त डेटा ट्रान्सफर पूर्ण करू शकतो.
3. यजमान डेझर्ट आवश्यकतेनुसार लिहितात कारण एजंट तिसऱ्या सायकलसाठी प्रतीक्षा विनंती करत आहे.
4. Avalon-MM> होस्ट ड्राइव्हस् राईट आणि डेटा. एजंट प्रतीक्षा विनंतीचा दावा करत नाही. लेखन पूर्ण झाले.
5. एजंट प्रतीक्षा विनंती करत असला तरीही एव्हलॉन होस्ट ड्राइव्ह लिहितो आणि डेटा करतो. प्रतीक्षा विनंती भत्ता 2 चक्र असल्यामुळे लेखन पूर्ण होते.
6. Avalon होस्ट ड्राइव्हस् राईट आणि डेटा. एजंट प्रतीक्षा विनंतीचा दावा करत नाही. लेखन पूर्ण होते.

३.५.२.२. प्रतीक्षा विनंती भत्ता एक समान आहे
खालील टाइमिंग आकृती Avalon-MM होस्टसाठी वेळ दर्शवते ज्यामध्ये Avalon-MM एजंट डीझर्ट किंवा वेटरिक्वेस्ट केल्यानंतर ट्रान्सफर पाठवणे सुरू करण्यासाठी आणि थांबवण्यासाठी एक घड्याळ चक्र आहे:
आकृती 9. होस्ट लिहा: waitrequestAllowance Equals One Clock Cycle

1 clk

०६ ४०

5

०६ ४०

8

लिहा

प्रतीक्षा विनंती

डेटा[7:0]

A0 A1 A2

A3 A4

B0

B1 B2

B3

या आकृतीतील संख्या खालील घटनांना चिन्हांकित करतात:
1. Avalon-MM होस्ट ड्राइव्हस् लेखन आणि डेटा.
2. एव्हलॉन-एमएम एजंट प्रतीक्षा विनंतीचा दावा करतो. waitrequestAllowance 1 असल्यामुळे, होस्ट लिहिणे पूर्ण करू शकतो.
3. यजमान डेझर्ट लिहितात कारण एजंट दुसऱ्या सायकलसाठी प्रतीक्षा विनंती करत आहे.
4. Avalon-MM होस्ट ड्राइव्हस् राइट आणि डेटा. एजंट प्रतीक्षा विनंतीचा दावा करत नाही. लेखन पूर्ण झाले.
5. एजंट प्रतीक्षा विनंती करतो. प्रतीक्षा विनंती भत्ता 1 चक्र असल्यामुळे, लेखन पूर्ण होते.

Avalon® इंटरफेस तपशील 24

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

6. Avalon-MM होस्ट ड्राइव्हस् लेखन आणि डेटा. एजंट प्रतीक्षा विनंतीचा दावा करत नाही. लेखन पूर्ण होते.
7. एव्हलॉन-एमएम एजंट प्रतीक्षा विनंती करतो. waitrequestAllowance 1 असल्यामुळे, होस्ट एक अतिरिक्त डेटा ट्रान्सफर पूर्ण करू शकतो.
8. Avalon होस्ट ड्राइव्हस् राईट आणि डेटा. एजंट प्रतीक्षा विनंतीचा दावा करत नाही. लेखन पूर्ण होते.

३.५.२.३. प्रतीक्षा विनंती भत्ता दोन समान आहे - शिफारस केलेली नाही

खालील आकृती एव्हलॉन-एमएम> होस्टसाठी वेळ दर्शवते जे वेटिंग रिक्वेस्ट ठाम केल्यानंतर दोन ट्रान्सफर पाठवू शकतात.

ही वेळ कायदेशीर आहे, परंतु शिफारस केलेली नाही. यामध्ये माजीampयजमान घड्याळाच्या चक्रांच्या संख्येऐवजी व्यवहारांची संख्या मोजतो. या दृष्टिकोनासाठी एक काउंटर आवश्यक आहे जे अंमलबजावणी अधिक जटिल करते आणि वेळेच्या बंद होण्यावर परिणाम करू शकते.
वेटरिक्वेस्ट सिग्नल आणि सतत चक्रांची संख्या वापरून व्यवहार कधी चालवायचे हे होस्ट ठरवतो, तेव्हा होस्ट नोंदणीकृत सिग्नलवर आधारित व्यवहार सुरू करतो किंवा थांबवतो.

आकृती 10. प्रतीक्षा विनंती भत्ता दोन हस्तांतरणांच्या बरोबरीचा आहे

1 23 clk

45

6

7

लिहा

प्रतीक्षा विनंती

डेटा

या आकृतीतील संख्या खालील घटनांना चिन्हांकित करतात: 1. Avalon-MM> होस्ट डेटा लिहितो आणि चालवितो.
2. एव्हलॉन-एमएम> एजंट प्रतीक्षा विनंती करतो.
3. Avalon-MM> होस्ट ड्राइव्हस् राईट आणि डेटा. waitrequestAllowance 2 असल्यामुळे, होस्ट 2 सलग चक्रांमध्ये डेटा ड्राइव्ह करतो.
4. Avalon-MM> होस्ट डेझर्ट लिहितात कारण होस्टने 2-ट्रान्सफर वेटरेक्वेस्ट अलाउंस खर्च केला आहे.
5. Avalon-MM> होस्ट प्रतीक्षा विनंती रद्द होताच एक लेखन जारी करतो.
6. Avalon-MM> होस्ट ड्राइव्हस् राईट आणि डेटा. एजंट 1 सायकलसाठी प्रतीक्षा विनंतीचा दावा करतो.
7. प्रतीक्षा विनंतीला प्रतिसाद म्हणून, Avalon-MM> होस्ट 2 चक्रांसाठी डेटा ठेवतो.

३.५.२.४. Avalon-MM होस्ट आणि एजंट इंटरफेससाठी waitrequestAllowance सुसंगतता
Avalon-MM होस्ट्स आणि एजंट जे वेटरेक्वेस्ट सिग्नलला समर्थन देतात बॅकप्रेशर. बॅकप्रेशर असलेले यजमान बॅकप्रेशरशिवाय एजंटशी नेहमी कनेक्ट होऊ शकतात. बॅकप्रेशर नसलेले होस्ट बॅकप्रेशर असलेल्या एजंट्सशी कनेक्ट होऊ शकत नाहीत.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 25

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

तक्ता 11. Avalon-MM होस्ट आणि एजंट्ससाठी waitrequestAllowance सुसंगतता

होस्ट आणि एजंट प्रतीक्षा विनंती भत्ता

सुसंगतता

होस्ट = 0 एजंट = 0
होस्ट = 0 एजंट > 0

मानक Avalon-MM इंटरफेस प्रमाणेच सुसंगतता नियमांचे पालन करते.
थेट कनेक्शन शक्य नाही. वेटरिक्वेस्ट सिग्नलसह होस्टच्या बाबतीत साधे अनुकूलन आवश्यक आहे. जर होस्ट वेटरिक्वेस्ट सिग्नलला समर्थन देत नसेल तर कनेक्शन अशक्य आहे.

होस्ट > 0 एजंट = 0
होस्ट > 0 एजंट > 0

थेट कनेक्शन शक्य नाही. वेटरिक्वेस्ट सिग्नल किंवा निश्चित प्रतीक्षा स्थिती असलेल्या एजंटशी कनेक्ट करताना अनुकूलन (बफर) आवश्यक आहे.
यजमानाचा भत्ता <= एजंटचा भत्ता असल्यास कोणतेही अनुकूलन आवश्यक नाही. यजमान भत्ता < एजंट भत्ता असल्यास, पाइपलाइन रजिस्टर्स टाकल्या जाऊ शकतात. पॉइंट-टू-पॉइंट कनेक्शनसाठी, तुम्ही कमांड सिग्नल किंवा वेटरक्वेस्ट सिग्नलवर पाइपलाइन रजिस्टर जोडू शकता. पर्यंत नोंदणी कराtages कुठे टाकता येईल भत्त्यांमधील फरक आहे. एजंटपेक्षा जास्त प्रतीक्षा विनंती भत्ता असलेल्या होस्टला जोडण्यासाठी बफरिंग आवश्यक आहे.

३.५.२.५. waitrequestAllowance त्रुटी अटी
एव्हलॉन-एमएम इंटरफेसने वेटरक्वेस्ट भत्ता तपशीलाचे उल्लंघन केल्यास वर्तन अप्रत्याशित आहे.
· यजमानाने waitrequestAllowance चे उल्लंघन केल्यास = पेक्षा जास्त पाठवून तपशील बदल्या, बदल्या वगळल्या जाऊ शकतात किंवा डेटा करप्ट होऊ शकतो.
· एजंटने शक्यतेपेक्षा मोठ्या वेटिंग रिक्वेस्ट अलाउंसची जाहिरात केल्यास, काही ट्रान्सफर सोडल्या जाऊ शकतात किंवा डेटा करप्ट होऊ शकतो.
३.५.३. निश्चित प्रतीक्षा-स्थितींसह हस्तांतरणे वाचा आणि लिहा
एजंट readWaitTime आणि writeWaitTime गुणधर्म वापरून निश्चित प्रतीक्षा-स्थिती निर्दिष्ट करू शकतो. निश्चित प्रतीक्षा-स्थिती वापरणे हा हस्तांतरण थांबवण्यासाठी प्रतीक्षा विनंती वापरण्याचा पर्याय आहे. हस्तांतरणाच्या कालावधीसाठी पत्ता आणि नियंत्रण सिग्नल (बायटेबल, वाचणे आणि लिहिणे) स्थिर ठेवले जातात. ReadWaitTime सेट करत आहे किंवाWaitTime लिहित आहे साठी प्रतिक्षा विनंती सांगण्यासारखे आहे प्रति हस्तांतरण चक्र.
खालील आकृतीमध्ये, एजंटकडे WaitTime = 2 आणि readWaitTime = 1 आहे.

Avalon® इंटरफेस तपशील 26

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

आकृती 11.

एजंट इंटरफेसवर निश्चित प्रतीक्षा-स्थितींसह हस्तांतरण वाचा आणि लिहा

1

2

3

4

5

clk

पत्ता

पत्ता

पत्ता

कमी करण्यायोग्य

कमी करण्यायोग्य

वाचा

readdata प्रतिसाद लिहा datadata

रीडडेटा प्रतिसाद

डेटा लिहा

या टाइमिंग डायग्राममधील संख्या खालील संक्रमणे चिन्हांकित करतात:
1. यजमान पत्ता सांगतो आणि clk च्या वाढत्या काठावर वाचतो.
2. clk चा पुढील वाढता किनारा पहिल्या आणि फक्त प्रतीक्षा-स्थिती चक्राचा शेवट चिन्हांकित करतो. वाचण्याची प्रतीक्षा वेळ 1 आहे.
3. एजंट क्लेकच्या वाढत्या काठावर रीडडेटा आणि प्रतिसादाचा दावा करतो. वाचन हस्तांतरण समाप्त होते.
4. एजंटसाठी डेटा, पत्ता, बायटीनेबल आणि लेखन सिग्नल उपलब्ध आहेत.
5. लेखन हस्तांतरण 2 प्रतीक्षा-स्थिती चक्रानंतर समाप्त होते.
एकल प्रतीक्षा-स्थितीसह हस्तांतरण सामान्यतः मल्टीसायकल ऑफ-चिप पेरिफेरल्ससाठी वापरले जाते. पेरिफेरल क्लेकच्या वाढत्या काठावर पत्ता आणि नियंत्रण सिग्नल कॅप्चर करते. डेटा परत करण्यासाठी पेरिफेरलमध्ये एक पूर्ण चक्र आहे.
शून्य प्रतीक्षा-स्थिती असलेल्या घटकांना परवानगी आहे. तथापि, शून्य वेटस्टेट्स असलेले घटक साध्य करण्यायोग्य वारंवारता कमी करू शकतात. शून्य प्रतीक्षा-स्थितींना विनंती सादर केली होती त्याच चक्रात प्रतिसाद निर्माण करण्यासाठी घटक आवश्यक आहे.

३.५.४. पाइपलाइन केलेले हस्तांतरण
Avalon-MM पाइपलाइन केलेले वाचन हस्तांतरण सिंक्रोनस एजंट उपकरणांसाठी थ्रूपुट वाढवते ज्यांना प्रथम प्रवेशासाठी डेटा परत करण्यासाठी अनेक चक्रांची आवश्यकता असते. अशी उपकरणे सामान्यत: त्यानंतर काही काळासाठी प्रति सायकल एक डेटा मूल्य परत करू शकतात. मागील ट्रान्सफरसाठी रीडडेटा परत येण्यापूर्वी नवीन पाइपलाइन केलेले वाचन हस्तांतरण सुरू होऊ शकते.
पाइपलाइन रीड ट्रान्सफरमध्ये ॲड्रेस फेज आणि डेटा फेज असतो. पत्त्याच्या टप्प्यात पत्ता सादर करून होस्ट हस्तांतरण सुरू करतो. एजंट डेटा टप्प्यात डेटा वितरीत करून हस्तांतरण पूर्ण करतो. मागील हस्तांतरणाचा डेटा टप्पा पूर्ण होण्यापूर्वी नवीन हस्तांतरण (किंवा एकाधिक हस्तांतरण) साठी पत्ता टप्पा सुरू होऊ शकतो. विलंबाला पाइपलाइन विलंब म्हणतात. पाइपलाइन लेटन्सी हा पत्ता टप्प्याच्या समाप्तीपासून डेटा टप्प्याच्या सुरुवातीपर्यंतचा कालावधी आहे.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 27

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

प्रतीक्षा-स्थिती आणि पाइपलाइन लेटन्सीसाठी ट्रान्सफर टाइमिंगमध्ये खालील मुख्य फरक आहेत:
· प्रतीक्षा-स्थिती- प्रतीक्षा-स्थिती पत्त्याच्या टप्प्याची लांबी निर्धारित करतात. प्रतीक्षा-राज्ये पोर्टचे कमाल थ्रूपुट मर्यादित करतात. एजंटला हस्तांतरण विनंतीला प्रतिसाद देण्यासाठी एक प्रतीक्षा-स्थितीची आवश्यकता असल्यास, पोर्टला प्रत्येक हस्तांतरणासाठी दोन घड्याळ चक्रांची आवश्यकता असते.
· पाईपलाईन लेटन्सी- पाईपलाईन लेटन्सी पत्त्याच्या टप्प्यापासून स्वतंत्रपणे डेटा परत येईपर्यंत वेळ ठरवते. प्रतीक्षा-स्थिती नसलेला पाइपलाइन एजंट प्रति सायकल एक हस्तांतरण टिकवून ठेवू शकतो. तथापि, एजंटला डेटाचे पहिले युनिट परत करण्यासाठी विलंबाच्या अनेक चक्रांची आवश्यकता असू शकते.
प्रतीक्षा-स्थिती आणि पाइपलाइन केलेले वाचन एकाच वेळी समर्थित केले जाऊ शकतात. पाइपलाइन विलंबता एकतर निश्चित किंवा परिवर्तनीय असू शकते.

३.५.४.१. व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले वाचन हस्तांतरण
पत्ता आणि नियंत्रण सिग्नल कॅप्चर केल्यानंतर, Avalon-MM पाइपलाइन एजंट डेटा तयार करण्यासाठी एक किंवा अधिक चक्र घेते. पाइपलाइन केलेल्या एजंटला कोणत्याही वेळी अनेक प्रलंबित वाचन हस्तांतरण असू शकते.
व्हेरिएबल-लेटन्सी पाइपलाइन केलेले वाचन हस्तांतरण:
· एक अतिरिक्त सिग्नल आवश्यक आहे, रीडडेटाव्हॅलिड, जे रीड डेटा वैध आहे तेव्हा सूचित करते.
· नॉन-पाइपलाइन रीड ट्रान्सफर प्रमाणेच सिग्नलचा संच समाविष्ट करा.
व्हेरिएबल-लेटन्सी पाइपलाइन केलेल्या रीड ट्रान्सफरमध्ये, रीडडेटाव्हॅलिड वापरणारे एजंट पेरिफेरल्स व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले मानले जातात. रीड कमांडशी संबंधित रीडडेटा आणि रीडडेटाव्हॅलिड सिग्नल लवकरात लवकर, रीड कमांड एस्सर्ट केल्यानंतर सायकलवर ठाम केले जाऊ शकतात.
ज्या क्रमाने रीड कमांड स्वीकारल्या जातात त्याच क्रमाने एजंटने रीडडेटा परत करणे आवश्यक आहे. व्हेरिएबल लेटन्सी असलेल्या पाइपलाइन केलेल्या एजंट पोर्ट्सनी प्रतीक्षा विनंती वापरणे आवश्यक आहे. एजंट प्रलंबित हस्तांतरणांची स्वीकार्य संख्या राखण्यासाठी हस्तांतरण थांबवण्याची विनंती करू शकतो. एजंट वेटरिक्वेस्टसह एजंट नवीन कमांड थांबवत आहे की नाही हे स्वतंत्रपणे होस्टकडे डेटा हस्तांतरित करण्यासाठी डेटा वैध आहे असे म्हणू शकतो.

टीप:

प्रलंबित हस्तांतरणांची कमाल संख्या ही एजंट इंटरफेसची मालमत्ता आहे. इंटरकनेक्ट फॅब्रिक हा नंबर वापरून होस्टला विनंती करणाऱ्या रीडडेटाला रूट करण्यासाठी तर्क तयार करते. एजंट इंटरफेस, इंटरकनेक्ट फॅब्रिकने नाही, प्रलंबित वाचनाच्या संख्येचा मागोवा घेणे आवश्यक आहे. एजंटने प्रलंबित वाचनाची संख्या कमाल संख्या ओलांडण्यापासून रोखण्यासाठी प्रतीक्षा विनंती करणे आवश्यक आहे. जर एखाद्या एजंटकडे waitrequestAllowance > 0 असेल, तर एजंटने लवकरात लवकर वेटरिक्वेस्ट दाखल करणे आवश्यक आहे जेणेकरून वेटिंग रिक्वेस्ट ॲसर्ट करताना स्वीकारल्या गेलेल्या प्रलंबित ट्रान्सफरसह, निर्दिष्ट केलेल्या प्रलंबित ट्रान्सफरच्या कमाल संख्येपेक्षा जास्त होणार नाही.

Avalon® इंटरफेस तपशील 28

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

आकृती 12.

व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले वाचन हस्तांतरण

खालील आकृती अनेक एजंट रीड ट्रान्सफर दर्शवते. एजंट व्हेरिएबल लेटन्सीसह पाइपलाइन केलेला आहे. या आकृतीमध्ये, एजंट जास्तीत जास्त दोन प्रलंबित हस्तांतरण स्वीकारू शकतो. एजंट हे जास्तीत जास्त वाढू नये म्हणून प्रतीक्षा विनंती वापरतो.

1

2

34

5

6

78

9

10

11

clk

पत्ता

addr1

addr2

addr3

addr4

addr5

वाचा

प्रतीक्षा विनंती

readdata readdatavalid

डेटा 1

डेटा2

डेटा 3

डेटा4

डेटा5

या टाइमिंग डायग्राममधील संख्या, खालील संक्रमणे चिन्हांकित करतात:
1. होस्ट पत्ता आणि वाचाचा दावा करतो, वाचन हस्तांतरण सुरू करतो.
2. एजंट addr1 कॅप्चर करतो.
3. एजंट addr2 कॅप्चर करतो.
4. एजंट प्रतीक्षा विनंती करतो कारण एजंटने आधीच जास्तीत जास्त दोन प्रलंबित वाचन स्वीकारले आहे, ज्यामुळे तिसरे हस्तांतरण थांबले आहे.
5. एजंट डेटा1 वर दावा करतो, addr1 ला प्रतिसाद देतो. एजंट प्रतीक्षा विनंती करतो.
6. एजंट addr3 कॅप्चर करतो. इंटरकनेक्ट डेटा 1 कॅप्चर करते.
7. एजंट addr4 कॅप्चर करतो. इंटरकनेक्ट डेटा 2 कॅप्चर करते.
8. एजंट तिसऱ्या रीड ट्रान्सफरला प्रतिसाद म्हणून रीडडेटा वैध आणि रीडडेटा चालवितो.
9. एजंट addr5 कॅप्चर करतो. इंटरकनेक्ट डेटा 3 कॅप्चर करते. रीड सिग्नल बंद आहे. प्रतीक्षा विनंतीचे मूल्य यापुढे संबंधित नाही.
10. इंटरकनेक्ट डेटा4 कॅप्चर करते.
11. एजंट डेटा5 चालवितो आणि अंतिम प्रलंबित वाचन हस्तांतरणासाठी डेटा टप्पा पूर्ण करून डेटा वैध असल्याचे प्रतिपादन करतो.
प्रलंबित वाचन हस्तांतरणाची प्रक्रिया करताना एजंट लेखन हस्तांतरण हाताळू शकत नसल्यास, एजंटने प्रतीक्षा विनंतीचा दावा केला पाहिजे आणि प्रलंबित वाचन हस्तांतरण पूर्ण होईपर्यंत लेखन ऑपरेशन थांबवावे. एव्हलॉन-एमएम स्पेसिफिकेशन रीडडेटाचे मूल्य परिभाषित करत नाही जेव्हा एजंट सध्या प्रलंबित वाचन हस्तांतरण म्हणून त्याच पत्त्यावर लेखन हस्तांतरण स्वीकारतो.
३.५.४.२. निश्चित विलंबतेसह पाइपलाइन केलेले वाचन हस्तांतरण
फिक्स्ड लेटन्सी रीड ट्रान्सफरसाठी ॲड्रेस फेज व्हेरिएबल लेटन्सी केस सारखाच आहे. पत्त्याच्या टप्प्यानंतर, निश्चित वाचनाच्या विलंबासह पाइपलाइनला वैध रीडडेटा परत करण्यासाठी निश्चित संख्येने घड्याळ चक्रे लागतात. readLatency गुणधर्म वैध रीडडेटा परत करण्यासाठी घड्याळ चक्रांची संख्या निर्दिष्ट करते. इंटरकनेक्ट योग्य वाढत्या घड्याळाच्या काठावर रीडडेटा कॅप्चर करते, डेटा टप्पा समाप्त करते.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 29

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

ॲड्रेस फेज दरम्यान, ट्रान्सफर थांबवण्यासाठी प्रतीक्षा विनंती करू शकतात. किंवा, प्रतीक्षा स्थितींच्या निश्चित संख्येसाठी रीड लेटन्सी निर्दिष्ट करते. पत्त्याचा टप्पा clk च्या पुढील वाढत्या काठावर थांबतो, जर असेल तर.

डेटा टप्प्यात, ड्राइव्हस् एका निश्चित विलंबानंतर डेटा वाचतात. च्या वाचन विलंबासाठी , वर वैध रीडडेटा सादर करणे आवश्यक आहे ॲड्रेस फेज संपल्यानंतर clk ची वाढती किनार.

आकृती 13.

दोन चक्रांच्या निश्चित विलंबतेसह पाइपलाइन केलेले वाचन हस्तांतरण

खालील आकृती होस्ट आणि पाइपलाइन केलेल्या दरम्यान एकाधिक डेटा हस्तांतरण दर्शवते. ड्राइव्हस् ट्रान्स्फर थांबवण्यासाठी वेट रिक्वेस्ट करतात आणि 2 सायकल्सची फिक्स्ड रीड लेटेंसी असते.

12

3

45

6

clk

पत्ता

addr1

addr2 addr3

वाचा

प्रतीक्षा विनंती

readdata

डेटा1

डेटा2 डेटा3

या टाईमिंग डायग्राममधील संख्या, खालील संक्रमणे चिन्हांकित करा: 1. होस्ट रीड आणि ॲडडर1 असा दावा करून वाचन हस्तांतरण सुरू करतो. 2. एका सायकलसाठी हस्तांतरण थांबवण्याची प्रतिक्षा विनंती करतात. 3. clk च्या वाढत्या काठावर addr1 कॅप्चर करते. पत्ता टप्पा येथे संपतो. 4. हस्तांतरण समाप्त करून, 2 चक्रांनंतर वैध रीडडेटा सादर करते. 5. नवीन रीड ट्रान्सफरसाठी addr2 आणि read ठाम आहेत. 6. यजमान पुढील सायकल दरम्यान तिसरे वाचन हस्तांतरण सुरू करतो, कडील डेटाच्या आधी
पूर्वीचे हस्तांतरण परत केले जाते.

३.५.५. बर्स्ट ट्रान्सफर
ए बर्स्ट प्रत्येक शब्दाला स्वतंत्रपणे हाताळण्याऐवजी एक युनिट म्हणून एकाधिक हस्तांतरणे कार्यान्वित करते. एजंट पोर्टसाठी बर्स्ट थ्रूपुट वाढवू शकतात जे एका वेळी अनेक शब्द हाताळताना अधिक कार्यक्षमता प्राप्त करतात, जसे की SDRAM. फोडण्याचा निव्वळ परिणाम म्हणजे फटाच्या कालावधीसाठी लवादाला कुलूप लावणे. एक बर्स्टिंग एव्हलॉन-एमएम इंटरफेस जो वाचणे आणि लिहिणे या दोहोंना सपोर्ट करतो तो रीड आणि राइट या दोन्ही बर्स्टला सपोर्ट करतो.
बर्स्टिंग एव्हलॉन-एमएम इंटरफेसमध्ये बर्स्टकाउंट आउटपुट सिग्नल समाविष्ट आहे. एजंटकडे बर्स्टकाउंट इनपुट असल्यास, एजंट बर्स्ट करण्यास सक्षम आहे.
बर्स्टकाउंट सिग्नल खालीलप्रमाणे वागतो:
· बर्स्टच्या सुरूवातीस, बर्स्टकाउंट बर्स्टमधील अनुक्रमिक हस्तांतरणांची संख्या सादर करते.
रुंदीसाठी burstcount च्या, कमाल बर्स्ट लांबी 2( -1).किमान कायदेशीर स्फोट लांबी एक आहे.

Avalon® इंटरफेस तपशील 30

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24
एजंट रीड बर्स्टला समर्थन देण्यासाठी, एजंटने देखील समर्थन केले पाहिजे:
· वेट रिक्वेस्ट सिग्नलसह प्रतीक्षा स्थिती.
· रीडडेटाव्हॅलिड सिग्नलसह व्हेरिएबल लेटन्सीसह पाइपलाइन केलेले हस्तांतरण.
बर्स्टच्या सुरूवातीस, एजंट पत्ता आणि बर्स्टकाउंटवर बर्स्ट लांबीचे मूल्य पाहतो. च्या पत्त्यासह आणि बर्स्टकाउंट मूल्याच्या बर्स्टसाठी , एजंटने पत्त्यापासून सुरू होणारी सलग हस्तांतरणे करणे आवश्यक आहे . एजंटला प्राप्त झाल्यानंतर (लिहा) किंवा परत (वाचणे) केल्यानंतर स्फोट पूर्ण होतो डेटा शब्द. बर्स्टिंग एजंटने पत्ता कॅप्चर केला पाहिजे आणि प्रत्येक बर्स्टसाठी फक्त एकदाच burstcount केले पाहिजे. एजंट लॉजिकने बर्स्टमधील पहिल्या हस्तांतरणाशिवाय सर्वांसाठी पत्त्याचा अंदाज लावला पाहिजे. एजंट इनपुट सिग्नल बिगिनबर्स्ट ट्रान्सफर देखील वापरू शकतो, जो प्रत्येक स्फोटाच्या पहिल्या चक्रावर इंटरकनेक्ट दावा करतो.
3.5.5.1. बर्स्ट लिहा
हे नियम लागू होतात जेव्हा लेखन बर्स्ट एकापेक्षा जास्त बर्स्टकाउंटसह सुरू होते:
· जेव्हा ची स्फोटक गणना बर्स्टच्या सुरुवातीला सादर केले जाते, एजंटने स्वीकारले पाहिजे बर्स्ट पूर्ण करण्यासाठी लेखन डेटाची सलग एकके. स्फोट पूर्ण होईपर्यंत यजमान-एजंट जोडीमधील मध्यस्थी लॉक राहते. हा लॉक हमी देतो की राइट बर्स्ट पूर्ण होईपर्यंत इतर कोणताही होस्ट एजंटवर व्यवहार करू शकत नाही.
एजंटने दावा लिहिताना फक्त राइट डेटा कॅप्चर केला पाहिजे. बर्स्ट दरम्यान, होस्ट राइटडेटा अवैध असल्याचे दर्शविणारे डिझर्ट राइट करू शकतो. Deasserting लेखन फट संपुष्टात येत नाही. राइट डिसॅर्शनमुळे बर्स्ट होण्यास उशीर होतो आणि इतर कोणतेही होस्ट एजंटमध्ये प्रवेश करू शकत नाही, ज्यामुळे हस्तांतरणाची कार्यक्षमता कमी होते.
· एजंट वेटरिक्वेस्ट लिहून डेटा, राइट, बर्स्टकाउंट, आणि बाईटेबल स्थिर ठेवण्यास भाग पाडून हस्तांतरणास विलंब करतो.
· बायटीनेबल सिग्नलची कार्यक्षमता बर्स्टिंग आणि नॉनबर्स्टिंग एजंट्ससाठी सारखीच असते. 32-बिट एजंटला 64-बिट होस्ट बर्स्ट-राइटिंगसाठी, बाइट ॲड्रेस 4 पासून सुरू होणारे, एजंटने पाहिलेले पहिले राइट ट्रान्सफर त्याच्या पत्त्यावर 0 आहे, बायटीनेबल = 8'b11110000 सह. बर्स्टच्या वेगवेगळ्या शब्दांसाठी byteenables बदलू शकतात.
· बायटेनेबल सिग्नल सर्वच ठामपणे सांगणे आवश्यक नाही. अर्धवट शब्द लिहिणारा बर्स्ट होस्ट बायटेनेबल सिग्नलचा वापर करून लिहीलेला डेटा ओळखू शकतो.
· सर्व 0 चे बायटेनेबल सिग्नल असलेले लेखन फक्त AvalonMM एजंटला वैध व्यवहार म्हणून पाठवले जाते.
· constantBurstBehavior गुणधर्म बर्स्ट सिग्नलचे वर्तन निर्दिष्ट करते.
— जेव्हा constantBurstBehavior होस्टसाठी सत्य असते, तेव्हा होस्टकडे पत्ता आणि burstcount स्थिर असतो. जेव्हा एजंटसाठी सत्य असते, तेव्हा constantBurstBehavior घोषित करते की एजंटला पत्ता आणि बर्स्टकाउंट संपूर्ण बर्स्टमध्ये स्थिर ठेवण्याची अपेक्षा असते.
— जेव्हा constantBurstBehavior खोटे असते, तेव्हा होस्टकडे पत्ता आणि burstcount स्थिर असतो फक्त बर्स्टच्या पहिल्या व्यवहारासाठी. जेव्हा constantBurstBehavior खोटे असते, तेव्हा एजंट एसamples पत्ता आणि burstcount फक्त बर्स्टच्या पहिल्या व्यवहारावर.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 31

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

आकृती 14.

होस्ट आणि एजंटसाठी सतत बर्स्ट बिहेविअर सेट करून बर्स्ट लिहा

खालील आकृती एजंट राइट बर्स्ट ऑफ लांबी दर्शवते 4. या माजी मध्येample, एजंट स्फोट होण्यास दोनदा उशीर करून प्रतीक्षा विनंतीचा दावा करतो.

12

3

4

5

67

8

clk

पत्ता

addr1

बर्स्ट ट्रान्सफर सुरू करा

burstcount

4

लिहा

डेटा लिहा

डेटा1

डेटा2

डेटा3

डेटा4

प्रतीक्षा विनंती

या टाइमिंग डायग्राममधील संख्या खालील संक्रमणे चिन्हांकित करतात:
1. होस्ट ॲड्रेस, बर्स्टकाउंट, लिहितो आणि राइटडेटाचे पहिले युनिट चालवतो.
2. एजंट ताबडतोब प्रतिक्षा विनंती करतो, हे सूचित करतो की एजंट हस्तांतरणास पुढे जाण्यास तयार नाही.
3. प्रतीक्षा विनंती कमी आहे. एजंट addr1, burstcount आणि लेखन डेटाचे पहिले युनिट कॅप्चर करतो. हस्तांतरणाच्या त्यानंतरच्या चक्रांवर, पत्ता आणि बर्स्टकाउंटकडे दुर्लक्ष केले जाते.
4. एजंट डेटाचे दुसरे युनिट clk च्या वाढत्या काठावर कॅप्चर करतो.
5. लेखन बंद असताना बर्स्टला विराम दिला जातो.
6. एजंट डेटाचे तिसरे युनिट clk च्या वाढत्या काठावर कॅप्चर करतो.
7. एजंट प्रतीक्षा विनंती करतो. प्रतिसादात, सर्व आउटपुट दुसऱ्या घड्याळ चक्राद्वारे स्थिर ठेवल्या जातात.
8. एजंट clk च्या या वाढत्या काठावर डेटाचे शेवटचे युनिट कॅप्चर करतो. एजंट राईट बर्स्ट संपतो.
वरील आकृतीमध्ये, बिगिनबर्स्ट ट्रान्सफर सिग्नल बर्स्टच्या पहिल्या घड्याळ चक्रासाठी प्रतिपादन केला जातो आणि पुढील घड्याळाच्या चक्रावर तो बंद केला जातो. जरी एजंटने वेटरिक्वेस्टचा दावा केला तरीही, बिगिनबर्स्ट ट्रान्सफर सिग्नल फक्त पहिल्या घड्याळ सायकलसाठीच दिला जातो.
संबंधित माहिती
पृष्ठ १७ वर इंटरफेस गुणधर्म

३.५.५.२. फट वाचा
रीड बर्स्ट व्हेरिएबल लेटन्सीसह पाइपलाइन केलेल्या रीड ट्रान्सफरसारखेच असतात. रीड बर्स्टमध्ये वेगळे पत्ता आणि डेटा टप्पे असतात. readdatavalid सूचित करतो जेव्हा एजंट वैध रीडडेटा सादर करतो. पाइपलाइन केलेल्या रीड ट्रान्सफरच्या विपरीत, एकाच रिड बर्स्ट ॲड्रेसमुळे अनेक डेटा ट्रान्सफर होतात.

Avalon® इंटरफेस तपशील 32

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

हे नियम रीड बर्स्टवर लागू होतात:
· जेव्हा यजमान एजंटशी थेट कनेक्ट होतो, तेव्हा त्याची संख्या म्हणजे एजंटने परत जाणे आवश्यक आहे स्फोट पूर्ण करण्यासाठी readdata चे शब्द. ज्या प्रकरणांमध्ये इंटरकनेक्ट होस्ट आणि एजंट जोडीला जोडते, इंटरकनेक्ट होस्टकडून एजंटला पाठवलेल्या रीड कमांडला दडपून टाकू शकते. उदाample, जर होस्टने 0 च्या बायटीनेबल व्हॅल्यूसह रीड कमांड पाठवली, तर इंटरकनेक्ट रीड दाबू शकते. परिणामी, एजंट रीड कमांडला प्रतिसाद देत नाही.
· एजंट रीडडेटा देऊन आणि सायकलसाठी रीडडेटा वैध असल्याचे सांगून प्रत्येक शब्द सादर करतो. रीडडेटाव्हॅलिड विलंब रद्द करणे परंतु बर्स्ट डेटा फेज संपुष्टात आणत नाही.
· बर्स्टकाउंट > 1 सह वाचनासाठी, इंटेल सर्व बायटीनेबलची खात्री करून घेण्याची शिफारस करते.

टीप:

इंटेल शिफारस करतो की बर्स्ट सक्षम एजंट्सचे वाचन दुष्परिणाम नाहीत. (विनंती पूर्ण करण्यासाठी होस्ट एजंटकडून किती बाइट्स वाचतो याची हमी हे तपशील देत नाही.)

आकृती 15.

फट वाचा

खालील आकृती एजंटमध्ये प्रवेश करणाऱ्या दोन बर्स्टिंग होस्टसह प्रणाली दर्शवते. लक्षात घ्या की होस्ट बी गाडी चालवू शकतो

होस्ट A साठी डेटा परत येण्यापूर्वी वाचण्याची विनंती.

1

23

45

6

clk

पत्ता A0 (होस्ट A) A1 होस्ट (B)

वाचा

बर्स्ट ट्रान्सफर सुरू करा

प्रतीक्षा विनंती

burstcount

4

2

readdatavalid

readdata

D(A0)D(A0+1) D(A0+2D)(A0+3)D(A1)D(A1+1)

या टाइमिंग डायग्राममधील संख्या, खालील संक्रमणे चिन्हांकित करतात:
1. होस्ट A ॲड्रेस (A0), burstcount, आणि clk च्या वाढत्या धार नंतर वाचतो असे सांगतो. एजंट वेटरिक्वेस्टचा दावा करतो, ज्यामुळे बिगिनबर्स्ट ट्रान्सफर वगळता सर्व इनपुट दुसऱ्या घड्याळ चक्राद्वारे स्थिर ठेवल्या जातात.
2. एजंट clk च्या या वाढत्या काठावर A0 आणि burstcount कॅप्चर करतो. पुढील सायकलवर नवीन हस्तांतरण सुरू होऊ शकते.
3. होस्ट B ड्राइव्ह पत्ता (A1), burstcount, आणि वाचा. एजंट प्रतीक्षा विनंतीचा दावा करतो, ज्यामुळे बिगिनबर्स्ट ट्रान्सफर वगळता सर्व इनपुट स्थिर ठेवल्या जातात. एजंट या वेळी, लवकरात लवकर, प्रथम वाचलेल्या विनंतीवरून वाचलेला डेटा परत करू शकला असता.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 33

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24
4. एजंट वैध रीडडेटा सादर करतो आणि होस्ट A साठी डेटाचा पहिला शब्द हस्तांतरित करून, रीडडेटा वैध असल्याचा दावा करतो.
5. यजमान A साठी दुसरा शब्द हस्तांतरित केला जातो. एजंट रीड बर्स्टला विराम देऊन रीडडेटाव्हॅलिड डीझर्ट करतो. एजंट पोर्ट अनियंत्रित संख्येच्या घड्याळ चक्रांसाठी रीडडेटा वैध ठेवू शकतो.
6. यजमान B साठी पहिला शब्द परत येतो.
३.५.५.३. रेषा गुंडाळलेली फट
इन्स्ट्रक्शन कॅशे असलेले प्रोसेसर लाइन-रॅप्ड बर्स्ट वापरून कार्यक्षमता मिळवतात. जेव्हा प्रोसेसर कॅशेमध्ये नसलेल्या डेटाची विनंती करतो, तेव्हा कॅशे कंट्रोलरने संपूर्ण कॅशे लाइन पुन्हा भरणे आवश्यक आहे. 64 बाइट्सच्या कॅशे लाइन आकाराच्या प्रोसेसरसाठी, कॅशे मिसमुळे मेमरीमधून 64 बाइट्स वाचले जातात. जेव्हा कॅशे चुकली तेव्हा प्रोसेसर पत्ता 0xC वरून वाचत असेल, तर अकार्यक्षम कॅशे कंट्रोलर 0 पत्त्यावर बर्स्ट जारी करू शकतो, परिणामी 0x0, 0x4, 0x8, 0xC, 0x10, 0x14, 0x18, रीड पत्त्यांमधून डेटा प्राप्त होतो. . . 0x3C. विनंती केलेला डेटा चौथा वाचन होईपर्यंत उपलब्ध नाही. लाइनरॅपिंग बर्स्टसह, पत्ता क्रम 0xC, 0x10, 0x14, 0x18, . . . 0x3C, 0x0, 0x4, आणि 0x8. विनंती केलेला डेटा प्रथम परत केला जातो. संपूर्ण कॅशे लाइन अखेरीस मेमरीमधून पुन्हा भरली जाते.
३.५.६. प्रतिसाद वाचा आणि लिहा
कोणत्याही Avalon-MM एजंटसाठी, कमांड्सवर धोका-मुक्त पद्धतीने प्रक्रिया करणे आवश्यक आहे. ज्या क्रमाने ते स्वीकारले गेले त्या क्रमाने प्रतिसाद समस्या वाचा आणि लिहा.
३.५.६.१. Avalon-MM प्रतिसाद वाचा आणि लिहा (होस्ट आणि एजंट) साठी व्यवहार ऑर्डर
कोणत्याही Avalon-MM होस्टसाठी: · Avalon इंटरफेस स्पेसिफिकेशन्स त्याच एजंटला आदेश देण्याची हमी देते
कमांड इश्यू ऑर्डरमध्ये एजंटपर्यंत पोहोचा आणि एजंट कमांड इश्यू ऑर्डरमध्ये प्रतिसाद देतो. · भिन्न एजंट होस्ट ज्या क्रमाने त्यांना जारी करतात त्यापेक्षा वेगळ्या क्रमाने कमांड प्राप्त करू शकतात आणि त्यांना प्रतिसाद देऊ शकतात. यशस्वी झाल्यावर, एजंट आदेश जारी करण्याच्या क्रमाने प्रतिसाद देतो. · प्रतिसाद (असल्यास) कमांड इश्यू ऑर्डरमध्ये परत येतात, वाचन किंवा लेखन आदेश समान किंवा भिन्न एजंटसाठी आहेत की नाही याची पर्वा न करता. · एव्हलॉन इंटरफेस स्पेसिफिकेशन्स वेगवेगळ्या होस्टमधील व्यवहार ऑर्डरची हमी देत ​​नाही.
३.५.६.२. Avalon-MM प्रतिसाद वेळ आकृती वाचा आणि लिहा
खालील आकृती Avalon-MM प्रतिसाद वाचणे आणि लिहिणे यासाठी कमांड स्वीकृती आणि कमांड इश्यू ऑर्डर दर्शवते. वाचन आणि लेखन इंटरफेस प्रतिसाद सिग्नल सामायिक करत असल्यामुळे, इंटरफेस त्याच घड्याळ चक्रात लेखन प्रतिसाद आणि वाचलेला प्रतिसाद जारी करू शकत नाही किंवा स्वीकारू शकत नाही.
प्रतिसाद वाचा, प्रत्येक वाचलेल्या डेटासाठी एक प्रतिसाद पाठवा. ची एक रीड बर्स्ट लांबी परिणाम प्रतिसाद

Avalon® इंटरफेस तपशील 34

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

प्रतिसाद लिहा, प्रत्येक लेखन आदेशासाठी एक प्रतिसाद पाठवा. एका लेखनाचा परिणाम फक्त एका प्रतिसादात होतो. एजंट इंटरफेस बर्स्टमध्ये अंतिम लेखन हस्तांतरण स्वीकारल्यानंतर प्रतिसाद पाठवतो. जेव्हा इंटरफेसमध्ये लेखन प्रतिसाद वैध सिग्नल समाविष्ट असतो, तेव्हा सर्व लेखन आदेश लेखन प्रतिसादांसह पूर्ण करणे आवश्यक आहे.

आकृती 16. Avalon-MM प्रतिसाद वाचा आणि लिहा वेळ आकृती

clk

पत्ता

R0

W0

W1

R1

वाचा

लिहा

readdatavalid

लेखक प्रतिसाद वैध

प्रतिसाद

R0

W0

W1

R1

3.5.6.2.1. रीडडेटाव्हॅलिड किंवा रायटरिस्पॉन्सिव्हलिडसह किमान प्रतिसाद विलंब वेळ आकृती

रीडडेटाव्हॅलिड किंवा रायट रिस्पॉन्सव्हॅलिड असलेल्या इंटरफेससाठी, डीफॉल्ट एकच सायकल किमान रिस्पॉन्स लेटेंसीमुळे Avalon-MM होस्ट्सवर वेळ बंद करण्यात अडचण येऊ शकते.

खालील टाइमिंग डायग्राम 1 किंवा 2 चक्रांच्या किमान प्रतिसाद विलंबासाठी वर्तन दर्शवतात. लक्षात ठेवा की वास्तविक प्रतिसाद विलंब किमान अनुमत मूल्यापेक्षाही जास्त असू शकतो कारण हे वेळेचे आकृती स्पष्ट करतात.

आकृती 17. minimumResponseLatency Equals One Cycle

clk वाचा
डेटा वैध डेटा वाचतो

1 सायकल किमान प्रतिसाद विलंब

आकृती 18. minimumResponseLatency Equals two Cycles clk
किमान प्रतिसाद विलंब 2 चक्र वाचा
डेटा वैध डेटा वाचतो

सुसंगतता
समान मिनिमम रिस्पॉन्स लेटेंसी असलेले इंटरफेस कोणत्याही रुपांतराशिवाय इंटरऑपरेबल आहेत. एजंटपेक्षा होस्टची किमान प्रतिसाद लेटन्सी जास्त असल्यास, फरकांची भरपाई करण्यासाठी पाइपलाइन रजिस्टर वापरा. पाईपलाईनची नोंद करावी

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 35

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

एजंटकडून डेटा वाचण्यास विलंब. यजमानापेक्षा एजंटची मिनिमम रिस्पॉन्स लेटेंसी जास्त असल्यास, इंटरफेस अनुकूलन न करता इंटरऑपरेबल असतात.

३.६. पत्ता संरेखन
इंटरकनेक्ट केवळ संरेखित प्रवेशांना समर्थन देते. होस्ट केवळ पत्ते जारी करू शकतो जे चिन्हांमध्ये त्याच्या डेटा रुंदीच्या एकाधिक आहेत. यजमान काही बायटीनेबल डिसर्ट करून आंशिक शब्द लिहू शकतो. उदाample, पत्त्या 2 वर 2 बाइट्सच्या राइटचे byteenables 4'b1100 आहे.

३.७. Avalon-MM एजंट पत्ता

डायनॅमिक बस आकारमान भिन्न डेटा रुंदीच्या होस्ट-एजंट जोड्यांमधील हस्तांतरणादरम्यान डेटा व्यवस्थापित करते. एजंट डेटा होस्ट ॲड्रेस स्पेसमध्ये संलग्न बाइट्समध्ये संरेखित केला जातो.

यजमान डेटाची रुंदी एजंट डेटा रुंदीपेक्षा जास्त असल्यास, होस्ट ॲड्रेस स्पेसमधील शब्द एजंट ॲड्रेस स्पेसमधील एकाधिक स्थानांवर मॅप करतात. उदाample, 32-बिट एजंटकडून वाचलेल्या 16-बिट होस्टचा परिणाम एजंट बाजूने दोन वाचन ट्रान्सफरमध्ये होतो. वाचन सलग पत्त्यांसाठी आहेत.

जर होस्ट एजंटपेक्षा अरुंद असेल, तर इंटरकनेक्ट एजंट बाइट लेन व्यवस्थापित करतो. होस्ट रीड ट्रान्सफर दरम्यान, इंटरकनेक्ट एजंट डेटाच्या फक्त योग्य बाइट लेन अरुंद होस्टला सादर करतो. होस्ट राइट ट्रान्स्फर दरम्यान, इंटरकनेक्ट होते
केवळ निर्दिष्ट एजंट बाइट लेनवर डेटा लिहिण्यासाठी बायटीनेबल सिग्नल्सना आपोआप ठासून देते.

एजंटची डेटा रुंदी 8, 16, 32, 64, 128, 256, 512 किंवा 1024 बिट असणे आवश्यक आहे. खालील सारणी 32-बिट होस्टमध्ये विविध रुंदीच्या एजंट डेटाचे संरेखन दर्शवते जे पूर्ण-शब्द प्रवेश करते. या सारणीमध्ये, OFFSET[N] म्हणजे एजंट ॲड्रेस स्पेसमध्ये एजंट शब्द आकार ऑफसेट.

टेबल 12. डायनॅमिक बस साइझिंग होस्ट-टू-एजंट ॲड्रेस मॅपिंग

होस्ट बाइट पत्ता (1)

प्रवेश

0x00

1

2

3

4

0x04

1

2

3

4

0x08

1

2

32-बिट होस्ट डेटा

8-बिट एजंट इंटरफेसमध्ये प्रवेश करताना

16-बिट एजंट इंटरफेसमध्ये प्रवेश करताना

ऑफसेट[0]7..0

ऑफसेट[0]१५..० (२)

OFFSET[1]7..0 OFFSET[2]7..0 OFFSET[3]7..0

ऑफसेट[१]१५..० — —

ऑफसेट[4]7..0

ऑफसेट[2]15..0

OFFSET[5]7..0 OFFSET[6]7..0 OFFSET[7]7..0

ऑफसेट[१]१५..० — —

ऑफसेट[8]7..0

ऑफसेट[4]15..0

ऑफसेट[9]7..0

ऑफसेट[5]15..0

64-बिट एजंट इंटरफेसमध्ये प्रवेश करताना ऑफसेट[0]31..0 — — —
ऑफसेट[0]63..32 — — —
ऑफसेट[1]31..0 —
चालू ठेवले…

Avalon® इंटरफेस तपशील 36

अभिप्राय पाठवा

3. एव्हलॉन मेमरी-मॅप केलेले इंटरफेस 683091 | 2022.01.24

होस्ट बाइट पत्ता (1)

प्रवेश

8-बिट एजंट इंटरफेसमध्ये प्रवेश करताना

32-बिट होस्ट डेटा
16-बिट एजंट इंटरफेसमध्ये प्रवेश करताना

3

ऑफसेट[10]7..0

—

4

ऑफसेट[11]7..0

—

0x0 सी

1

ऑफसेट[12]7..0

ऑफसेट[6]15..0

2

ऑफसेट[13]7..0

ऑफसेट[7]15..0

3

ऑफसेट[14]7..0

—

4 आणि असेच

ऑफसेट[१५]७..० आणि असेच

- आणि असेच

टिपा: 1. जरी होस्टने बाइट पत्ते जारी केले असले तरी, होस्ट पूर्ण 32-बिट शब्दांमध्ये प्रवेश करतो. 2. सर्व एजंट नोंदींसाठी, [ ] हा शब्द ऑफसेट आहे आणि सबस्क्रिप्ट व्हॅल्यूज या शब्दातील बिट्स आहेत.

64-बिट एजंट इंटरफेसमध्ये प्रवेश करताना ——
ऑफसेट[१]६३..३२ — — आणि असेच

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 37

683091 | 2022.01.24 फीडबॅक पाठवा

4. एव्हलॉन इंटरप्ट इंटरफेस
एव्हलॉन इंटरप्ट इंटरफेस एजंट घटकांना घटक होस्ट करण्यासाठी इव्हेंट सिग्नल करण्यास अनुमती देतात. उदाampले, डीएमए ट्रान्सफर पूर्ण केल्यानंतर डीएमए कंट्रोलर प्रोसेसरमध्ये व्यत्यय आणू शकतो.

४.१. प्रेषकाला व्यत्यय आणा
व्यत्यय प्रेषक व्यत्यय प्राप्तकर्त्याला एकच व्यत्यय सिग्नल चालवितो. irq सिग्नलची वेळ त्याच्या संबंधित घड्याळाच्या वाढत्या काठाशी समक्रमित असणे आवश्यक आहे. irq चा इतर कोणत्याही इंटरफेसवरील कोणत्याही हस्तांतरणाशी संबंध नाही. संबंधित Avalon-MM एजंट इंटरफेसवर मान्य होईपर्यंत irq ठामपणे सांगणे आवश्यक आहे.
व्यत्यय घटक विशिष्ट आहेत. Avalon-MM एजंट इंटरफेसमधून इंटरप्ट स्टेटस रजिस्टर वाचून रिसीव्हर सामान्यत: योग्य प्रतिसाद ठरवतो.

४.१.१. Avalon व्यत्यय प्रेषक सिग्नल भूमिका

तक्ता 13. व्यत्यय प्रेषक सिग्नल भूमिका

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

irq irq_n

1-32

आउटपुट

होय

वर्णन
व्यत्यय विनंती. व्यत्यय प्रेषक व्यत्यय प्राप्तकर्त्याला व्यत्यय सिग्नल चालवितो.

४.१.२. व्यत्यय प्रेषक गुणधर्म

तक्ता 14. इंटरप्ट प्रेषक गुणधर्म

मालमत्तेचे नाव

डीफॉल्ट मूल्य

कायदेशीर मूल्ये

वर्णन

संबद्ध पत्ता

N/A

ePoint

संबद्ध घड्याळ

N/A

या घटकावरील Avalon-MM एजंटचे नाव.
यावरील घड्याळ इंटरफेसचे नाव
घटक

Avalon-MM एजंट इंटरफेसचे नाव जे व्यत्यय सेवा देण्यासाठी नोंदणीमध्ये प्रवेश प्रदान करते.
घड्याळ इंटरफेसचे नाव ज्यावर हा व्यत्यय प्रेषक समकालिक आहे. या मालमत्तेसाठी प्रेषक आणि प्राप्तकर्त्याची भिन्न मूल्ये असू शकतात.

संबद्ध रीसेट

N/A

रीसेटचे नाव

रिसेट इंटरफेसचे नाव ज्यामध्ये हे व्यत्यय आणते

यावर इंटरफेस

प्रेषक समकालिक आहे.

घटक

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

4. एव्हलॉन इंटरप्ट इंटरफेस 683091 | 2022.01.24

४.२. व्यत्यय प्राप्तकर्ता
इंटरप्ट रिसीव्हर इंटरफेस इंटरप्ट प्रेषक इंटरफेसमधून व्यत्यय प्राप्त करतो. एव्हलॉन-एमएम होस्ट इंटरफेससह घटकांमध्ये व्यत्यय प्रेषक इंटरफेससह एजंट घटकांद्वारे जोडलेले व्यत्यय शोधण्यासाठी इंटरप्ट रिसीव्हरचा समावेश असू शकतो. व्यत्यय प्राप्तकर्ता प्रत्येक व्यत्यय प्रेषकाकडून वेगळ्या बिट म्हणून व्यत्यय विनंत्या स्वीकारतो.

४.२.१. एव्हलॉन इंटरप्ट रिसीव्हर सिग्नल भूमिका

तक्ता 15. इंटरप्ट रिसीव्हर सिग्नल रोल्स

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

irq

३.०३.६

इनपुट

होय

वर्णन
irq एक आहे -बिट वेक्टर, जिथे प्रत्येक बिट एका IRQ प्रेषकाशी थेट संबंधित आहे, ज्यामध्ये प्राधान्याचा कोणताही अंतर्भाव नाही.

४.२.२. व्यत्यय प्राप्तकर्ता गुणधर्म

तक्ता 16. इंटरप्ट रिसीव्हर गुणधर्म

मालमत्तेचे नाव

डीफॉल्ट मूल्य

कायदेशीर मूल्ये

वर्णन

संबद्ध पत्ता बिंदू

N/A

चे नाव Avalon-MM होस्ट इंटरफेसचे नाव वापरायचे

या इंटरफेसवर Avalon-MM सेवा व्यत्यय प्राप्त झाला.

यजमान

इंटरफेस

संबद्ध घड्याळ

N/A

एव्हलॉन क्लॉक इंटरफेसचे नाव ज्यावर हे आहे

एव्हलॉन

इंटरप्ट रिसीव्हर सिंक्रोनस आहे. प्रेषक आणि

घड्याळ

प्राप्तकर्त्याकडे या मालमत्तेसाठी भिन्न मूल्ये असू शकतात.

इंटरफेस

संबद्ध रीसेट

N/A

एखाद्याचे नाव रीसेट इंटरफेसचे नाव ज्यामध्ये हे व्यत्यय आणते

एव्हलॉन

प्राप्तकर्ता समकालिक आहे.

रीसेट करा

इंटरफेस

४.२.३. व्यत्यय वेळ

Avalon-MM होस्ट प्राधान्य 0 व्यत्ययापूर्वी प्राधान्य 1 व्यत्यय सेवा देते.

आकृती 19.

व्यत्यय वेळ

खालील आकृतीमध्ये, व्यत्यय 0 ला उच्च प्राधान्य आहे. इंटरप्ट रिसीव्हर int1 हाताळण्याच्या प्रक्रियेत आहे

जेव्हा int0 ठामपणे सांगितले जाते. int0 हँडलरला कॉल केला जातो आणि पूर्ण होतो. नंतर, int1 हँडलर पुन्हा सुरू होईल. द

आकृती वेळेत int0 डेझर्ट दाखवते 1. int1 डेझर्ट वेळी 2.

1

2

clk

वैयक्तिक int0 विनंत्या
int1

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 39

683091 | 2022.01.24 फीडबॅक पाठवा

5. Avalon स्ट्रीमिंग इंटरफेस

हायबँडविड्थ, कमी-विलंबता, दिशाहीन डेटा चालविणाऱ्या घटकांसाठी तुम्ही Avalon Streaming (Avalon-ST) इंटरफेस वापरू शकता. ठराविक ऍप्लिकेशन्समध्ये मल्टीप्लेक्स स्ट्रीम, पॅकेट्स आणि डीएसपी डेटा समाविष्ट असतो. Avalon-ST इंटरफेस सिग्नल चॅनेल किंवा पॅकेट सीमांच्या माहितीशिवाय डेटाच्या एकाच प्रवाहाला समर्थन देणारे पारंपारिक स्ट्रीमिंग इंटरफेसचे वर्णन करू शकतात. इंटरफेस बर्स्ट आणि पॅकेट ट्रान्सफर करण्यास सक्षम असलेल्या अधिक जटिल प्रोटोकॉलला अनेक चॅनेलमध्ये इंटरलीव्ह केलेल्या पॅकेटसह देखील समर्थन देऊ शकतो.

टीप:

तुम्हाला उच्च-कार्यक्षमता डेटा स्ट्रीमिंग इंटरफेसची आवश्यकता असल्यास, अध्याय 6 Avalon स्ट्रीमिंग क्रेडिट इंटरफेस पहा.

आकृती 20. Avalon-ST इंटरफेस - Avalon-ST इंटरफेसचे विशिष्ट अनुप्रयोग

प्रिंटेड सर्किट बोर्ड इंटेल एफपीजीए एव्हलॉन-एसटी इंटरफेस (डेटा प्लेन)

शेड्युलर

Avalon-ST इनपुट

Rx IF Core ch

2

स्त्रोत 0-2 सिंक 1

0

Avalon-MM इंटरफेस (कंट्रोल प्लेन)

स्त्रोत

Tx IF कोर सिंक

Avalon-ST आउटपुट

Avalon-MM होस्ट इंटरफेस
प्रोसेसर

Avalon-MM होस्ट इंटरफेस
IO नियंत्रण

Avalon-MM एजंट इंटरफेस
SDRAM Cntl
SDRAM मेमरी

सर्व एव्हलॉन-एसटी स्त्रोत आणि सिंक इंटरफेस एकमेकांशी कार्य करू शकत नाहीत. तथापि, जर दोन इंटरफेस समान ऍप्लिकेशन स्पेससाठी सुसंगत कार्ये प्रदान करतात, तर त्यांना इंटरऑपरेट करण्यास अनुमती देण्यासाठी अडॅप्टर उपलब्ध आहेत.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

5. Avalon Streaming Interfaces 683091 | 2022.01.24
Avalon-ST इंटरफेस खालील वैशिष्ट्यांची आवश्यकता असलेल्या डेटापॅथला समर्थन देतात:
· कमी-विलंबता, उच्च-थ्रूपुट पॉइंट-टू-पॉइंट डेटा ट्रान्सफर
· लवचिक पॅकेट इंटरलीव्हिंगसह एकाधिक चॅनेल समर्थन करतात
· चॅनेलचे साइडबँड सिग्नलिंग, एरर आणि पॅकेट डिलाइनेशनचा प्रारंभ आणि शेवट
· डेटा बर्स्टिंगसाठी समर्थन
· स्वयंचलित इंटरफेस अनुकूलन
५.१. अटी आणि संकल्पना
Avalon-ST इंटरफेस प्रोटोकॉल खालील अटी आणि संकल्पना परिभाषित करते:
एव्हलॉन स्ट्रीमिंग सिस्टम-एव्हलॉन स्ट्रीमिंग सिस्टममध्ये एक किंवा अधिक एव्हलॉन-एसटी कनेक्शन असतात जे स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये डेटा स्थानांतरित करतात. वर दर्शविलेल्या सिस्टममध्ये सिस्टम इनपुटमधून आउटपुटमध्ये डेटा स्थानांतरित करण्यासाठी Avalon-ST इंटरफेस असतात. Avalon-MM नियंत्रण आणि स्टेटस रजिस्टर इंटरफेस सॉफ्टवेअर नियंत्रणासाठी प्रदान करतात.
· Avalon स्ट्रीमिंग घटक- Avalon-ST इंटरफेस वापरणारी ठराविक प्रणाली अनेक कार्यात्मक मॉड्यूल्स एकत्र करते, ज्याला घटक म्हणतात. सिस्टम डिझायनर घटक कॉन्फिगर करतो आणि सिस्टम लागू करण्यासाठी त्यांना एकत्र जोडतो.
· सोर्स आणि सिंक इंटरफेस आणि कनेक्शन्स-जेव्हा दोन घटक कनेक्ट होतात, तेव्हा डेटा स्त्रोत इंटरफेसमधून सिंक इंटरफेसवर वाहतो. एव्हलॉन इंटरफेस स्पेसिफिकेशन्स सिंक इंटरफेसला जोडणाऱ्या स्त्रोत इंटरफेसच्या संयोजनाला कनेक्शन म्हणतात.
· बॅकप्रेशर- बॅकप्रेशर सिंकला डेटा पाठवणे थांबवण्यासाठी स्त्रोत सिग्नल करण्यास अनुमती देते. बॅकप्रेशरसाठी समर्थन पर्यायी आहे. खालील कारणांमुळे डेटाचा प्रवाह थांबवण्यासाठी सिंक बॅकप्रेशर वापरते:
— जेव्हा सिंक FIFOs भरलेले असतात
— जेव्हा त्याच्या आउटपुट इंटरफेसवर गर्दी असते
· ट्रान्सफर आणि रेडी सायकल्स-स्रोत इंटरफेसपासून सिंक इंटरफेसमध्ये डेटा आणि नियंत्रण प्रसाराचा परिणाम होतो. डेटा इंटरफेससाठी, तयार सायकल एक चक्र आहे ज्या दरम्यान सिंक हस्तांतरण स्वीकारू शकते.
· चिन्ह- चिन्ह हे डेटाचे सर्वात लहान एकक आहे. बहुतेक पॅकेट इंटरफेससाठी, चिन्ह एक बाइट आहे. एक किंवा अधिक चिन्हे एका चक्रात हस्तांतरित केलेल्या डेटाचे एकल एकक बनवतात.
· चॅनेल- चॅनेल हा एक भौतिक किंवा तार्किक मार्ग किंवा दुवा आहे ज्याद्वारे माहिती दोन पोर्ट्समधून जाते.
· बीट–बीट म्हणजे एक किंवा अधिक चिन्हांनी बनलेला स्त्रोत आणि सिंक इंटरफेस दरम्यान एकल सायकल हस्तांतरण.
· पॅकेट-एक पॅकेट डेटा आणि नियंत्रण सिग्नलचे एकत्रीकरण आहे जे स्त्रोत एकाच वेळी प्रसारित करतो. पॅकेटमध्ये राउटर आणि इतर नेटवर्क उपकरणांना पॅकेटला योग्य गंतव्यस्थानावर निर्देशित करण्यात मदत करण्यासाठी हेडर असू शकते. अनुप्रयोग पॅकेट स्वरूप परिभाषित करतो, हे तपशील नाही. एव्हलॉन-एसटी पॅकेट लांबीमध्ये बदलू शकतात आणि कनेक्शनमध्ये एकमेकांशी जोडले जाऊ शकतात. Avalon-ST इंटरफेससह, पॅकेट्सचा वापर ऐच्छिक आहे.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 41

5. Avalon Streaming Interfaces 683091 | 2022.01.24

५.२. Avalon स्ट्रीमिंग इंटरफेस सिग्नल भूमिका

Avalon स्ट्रीमिंग स्रोत किंवा सिंक इंटरफेसमधील प्रत्येक सिग्नल एका Avalon स्ट्रीमिंग सिग्नल भूमिकेशी संबंधित आहे. एव्हलॉन स्ट्रीमिंग इंटरफेसमध्ये प्रत्येक सिग्नल रोलचे फक्त एक उदाहरण असू शकते. सर्व Avalon स्ट्रीमिंग सिग्नल भूमिका स्त्रोत आणि सिंक दोन्हीवर लागू होतात आणि दोन्हीसाठी समान अर्थ आहे.

तक्ता 17.

Avalon स्ट्रीमिंग इंटरफेस सिग्नल
खालील सारणीमध्ये, सर्व सिग्नल भूमिका सक्रिय उच्च आहेत.

सिग्नलची भूमिका

रुंदी

दिशा

आवश्यक आहे

वर्णन

चॅनेल डेटा त्रुटी तयार आहे
वैध

1 128 1 8,192 1 256
1
1

मूलभूत सिग्नल

स्त्रोत सिंक

नाही

डेटा हस्तांतरित करण्यासाठी चॅनेल नंबर

सध्याच्या चक्रावर.

जर इंटरफेस चॅनेल सिग्नलला समर्थन देत असेल, तर

इंटरफेसने maxChannel पॅरामीटर देखील परिभाषित करणे आवश्यक आहे.

स्त्रोत सिंक

नाही

स्त्रोतापासून सिंकपर्यंत डेटा सिग्नल,

सामान्यत: मोठ्या प्रमाणात माहिती असते

हस्तांतरित

पॅरामीटर्स पुढील सामग्री परिभाषित करतात आणि

डेटा सिग्नलचे स्वरूप.

स्त्रोत सिंक

नाही

डेटा प्रभावित करणार्या त्रुटी चिन्हांकित करण्यासाठी थोडा मुखवटा

चालू चक्रात हस्तांतरित केले जात आहे. एकच बिट

त्रुटी सिग्नल प्रत्येक त्रुटीवर मास्क करतात

घटक ओळखतो. त्रुटी वर्णनकर्ता

त्रुटी सिग्नल गुणधर्म परिभाषित करते.

सिंक स्त्रोत

नाही

सिंक स्वीकारू शकते हे दर्शविण्यासाठी उच्च प्रतिपादन करते

डेटा तयार सायकलवर सिंक द्वारे ठाम आहे

सायकल चिन्हांकित करण्यासाठी तयार म्हणून

सायकल स्त्रोत फक्त वैध आणि दावा करू शकतो

तयार सायकल दरम्यान डेटा हस्तांतरित करा.

तयार इनपुटशिवाय स्त्रोत बॅकप्रेशरला समर्थन देत नाहीत. तयार आउटपुटशिवाय सिंकला कधीही बॅकप्रेशर करण्याची आवश्यकता नाही.

स्त्रोत सिंक

नाही

स्त्रोत इतर सर्व पात्र होण्यासाठी या सिग्नलचा दावा करतो

सिग्नल सिंक करण्यासाठी स्त्रोत. सिंक एसamples डेटा आणि

तयार सायकलवर इतर स्त्रोत-टू-सिंक सिग्नल

जेथे वैध असल्याचे प्रतिपादन केले आहे. इतर सर्व चक्र आहेत

दुर्लक्ष केले.

वैध आउटपुट नसलेले स्त्रोत अप्रत्यक्षपणे प्रत्येक चक्रावर वैध डेटा प्रदान करतात की सिंक बॅकप्रेशरचा दावा करत नाही. वैध इनपुटशिवाय सिंक प्रत्येक सायकलवर वैध डेटाची अपेक्षा करतात ज्यावर ते बॅकप्रेशर करत नाहीत.

रिक्त
endofpacket startofpacket

1 10
०६ ४०

पॅकेट हस्तांतरण सिग्नल

स्त्रोत सिंक

नाही

रिक्त असलेल्या चिन्हांची संख्या दर्शवते,

म्हणजे, वैध डेटा दर्शवू नका. रिकामे

जेथे तेथे इंटरफेसवर सिग्नल आवश्यक नाही

प्रति बीट एक प्रतीक आहे.

स्त्रोत सिंक

नाही

ए च्या शेवटी चिन्हांकित करण्यासाठी स्त्रोताद्वारे ठामपणे सांगितले

पॅकेट

स्त्रोत सिंक

नाही

च्या सुरूवातीस चिन्हांकित करण्यासाठी स्त्रोताद्वारे ठामपणे सांगितले

एक पॅकेट.

Avalon® इंटरफेस तपशील 42

अभिप्राय पाठवा

5. Avalon Streaming Interfaces 683091 | 2022.01.24

५.३. सिग्नल अनुक्रम आणि वेळ

५.३.१. सिंक्रोनस इंटरफेस
Avalon-ST कनेक्शनचे सर्व हस्तांतरण संबंधित घड्याळ सिग्नलच्या वाढत्या काठावर समकालिक होते. डेटा, चॅनेल आणि एरर सिग्नल्ससह स्त्रोत इंटरफेसपासून सिंक इंटरफेसपर्यंतचे सर्व आउटपुट, घड्याळाच्या वाढत्या काठावर नोंदणीकृत असणे आवश्यक आहे. सिंक इंटरफेसमधील इनपुट नोंदणीकृत करणे आवश्यक नाही. स्त्रोतावर सिग्नलची नोंदणी केल्याने उच्च वारंवारता ऑपरेशन सुलभ होते.
५.३.२. घड्याळ सक्षम करते
Avalon-ST घटकांमध्ये सामान्यत: घड्याळ सक्षम इनपुट समाविष्ट नसते. एव्हलॉन-एसटी सिग्नलिंग हे चक्र निर्धारित करण्यासाठी पुरेसे आहे जे घटक सक्षम केले पाहिजे आणि करू नये. Avalon-ST अनुरूप घटकांमध्ये त्यांच्या अंतर्गत तर्कासाठी एक घड्याळ सक्षम इनपुट असू शकते. तथापि, घड्याळ सक्षम वापरणाऱ्या घटकांनी हे सुनिश्चित केले पाहिजे की इंटरफेसची वेळ प्रोटोकॉलचे पालन करते.

५.४. Avalon-ST इंटरफेस गुणधर्म

तक्ता 18. एव्हलॉन-एसटी इंटरफेस गुणधर्म

मालमत्तेचे नाव संबंधित घड्याळ

डीफॉल्ट मूल्य
1

कायदेशीर मूल्ये
घड्याळ इंटरफेस

वर्णन
Avalon Clock इंटरफेसचे नाव ज्यावर हा Avalon-ST इंटरफेस सिंक्रोनस आहे.

संबद्ध रीसेट beatsPerCycle

1

रीसेट करा

Avalon रीसेट इंटरफेसचे नाव ज्यावर हे

इंटरफेस Avalon-ST इंटरफेस समकालिक आहे.

1

1,2,4,8 एका सिंगलमध्ये हस्तांतरित केलेल्या बीट्सची संख्या निर्दिष्ट करते

सायकल ही मालमत्ता तुम्हाला 2 स्वतंत्र हस्तांतरित करण्याची परवानगी देते,

पण समान वापरून सहसंबंधित प्रवाह

start_of_packet, end_of_packet, तयार आणि

वैध संकेत.

beatsPerCycle हे AvalonST प्रोटोकॉलचे क्वचित वापरलेले वैशिष्ट्य आहे.

dataBitsPerSymbol

8

1 512 प्रति चिन्ह बिट्सची संख्या परिभाषित करते. उदाampले,

बाइट-ओरिएंटेड इंटरफेसमध्ये 8-बिट चिन्हे आहेत. हे मूल्य

2 ची शक्ती म्हणून मर्यादित नाही.

रिकामे विथिन पॅकेट

खोटे

सत्य, असत्य जेव्हा सत्य, रिक्त संपूर्ण पॅकेटसाठी वैध असते.

त्रुटी वर्णनकर्ता

0

ची यादी

संबंधित त्रुटीचे वर्णन करणाऱ्या शब्दांची सूची

तार

एरर सिग्नलचा प्रत्येक बिट. यादीची लांबी असणे आवश्यक आहे

एरर सिग्नलमधील बिट्सच्या संख्येइतकेच असावे.

सूचीतील पहिला शब्द सर्वोच्च क्रमाला लागू होतो

बिट उदाample, “crc, overflow” म्हणजे बिट[1]

of error एक CRC त्रुटी दर्शवते. बिट[0] सूचित करतो

ओव्हरफ्लो त्रुटी.

FirstSymbolInHigh OrderBits

खरे

खरे, खोटे

सत्य असताना, प्रथम-ऑर्डर चिन्ह डेटा इंटरफेसच्या सर्वात महत्त्वपूर्ण बिट्सवर चालविले जाते. या तपशीलामध्ये सर्वोच्च-ऑर्डरचे चिन्ह D0 असे लेबल केले आहे. जेव्हा हा गुणधर्म असत्य वर सेट केला जातो, तेव्हा पहिले चिन्ह कमी बिट्सवर दिसते. D0 डेटा[7:0] वर दिसते. 32-बिट बससाठी, सत्य असल्यास, D0 बिट्सवर दिसतो[31:24].
चालू ठेवले…

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 43

5. Avalon Streaming Interfaces 683091 | 2022.01.24

मालमत्तेचे नाव maxChannel readyLatency
तयार भत्ता (1)

डीफॉल्ट मूल्य
०६ ४०
0

कायदेशीर मूल्ये 0 255
0 8
0 8

वर्णन
डेटा इंटरफेस सपोर्ट करू शकणाऱ्या चॅनेलची कमाल संख्या.
तयार सिग्नलचे प्रतिपादन आणि वैध सिग्नलचे प्रतिपादन यांच्यातील संबंध परिभाषित करते. जर तयार विलंब = जेथे n > 0, वैध फक्त ठामपणे सांगता येईल तयार असल्याचे प्रतिपादन केल्यानंतर चक्र. उदाample, रेडीलेटन्सी = 1 असल्यास, जेव्हा सिंक तयार असल्याचे प्रतिपादन करते, तेव्हा स्त्रोताने सिंकमधून तयार प्रतिपादन पाहिल्यानंतर किमान 1 चक्रात वैध प्रतिपादन करणे आवश्यक आहे.
तयार झाल्यानंतर सिंक कॅप्चर करू शकणाऱ्या ट्रान्सफरची संख्या परिभाषित करते. रेडी अलाउंस = 0 असताना, सिंक रेडी डिसेजर्ट झाल्यानंतर कोणतेही हस्तांतरण स्वीकारू शकत नाही. जर तयार भत्ता = कुठे 0 पेक्षा जास्त आहे, सिंक पर्यंत स्वीकारू शकते तयार झाल्यानंतर हस्तांतरण रद्द केले जाते.

टीप:

जर तुम्ही एव्हलॉन स्ट्रीमिंग सोर्स/सिंक BFM किंवा कस्टम घटकांसह एव्हलॉन स्ट्रीमिंग इंटरकनेक्ट व्युत्पन्न केले आणि या BFM किंवा कस्टम घटकांना वेगवेगळ्या रेडीलेटन्सी आवश्यकता असतील, तर प्लॅटफॉर्म डिझायनर व्युत्पन्न केलेल्या इंटरकनेक्टमध्ये ॲडॉप्टर समाविष्ट करेल जेणेकरुन स्त्रोत आणि इंटरकनेक्टमधील रेडीलेटन्सी फरक सामावून घ्या. तुमचे स्रोत आणि सिंक लॉजिक व्युत्पन्न केलेल्या इंटरकनेक्टच्या गुणधर्मांचे पालन करणे अपेक्षित आहे.

५.५. ठराविक डेटा ट्रान्सफर
हा विभाग स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये डेटाचे हस्तांतरण परिभाषित करतो. सर्व प्रकरणांमध्ये, डेटा स्त्रोत आणि डेटा सिंकने तपशीलांचे पालन केले पाहिजे. स्त्रोत प्रोटोकॉल त्रुटी शोधण्यासाठी डेटा सिंक जबाबदार नाही.

५.६. सिग्नल तपशील
आकृती ॲव्हलॉन-एसटी इंटरफेसमध्ये सामान्यत: समाविष्ट असलेले सिग्नल दर्शवते. ठराविक Avalon-ST सोर्स इंटरफेस वैध, डेटा, त्रुटी आणि चॅनेल सिग्नल सिंककडे नेतो. सिंक तयार सिग्नलसह बॅकप्रेशर लागू करू शकते.

(१) · रेडीलेटन्सी = ० असल्यास, तयार भत्ता ० किंवा ० पेक्षा जास्त असू शकतो.
· रेडी लेटन्सी > ० असल्यास, रेडी अलाऊन्स रेडी लेटन्सीच्या बरोबरीने किंवा त्याहून अधिक असणे आवश्यक आहे.
· जर स्त्रोत किंवा सिंक तयार भत्ता साठी मूल्य निर्दिष्ट करत नसेल तर readAllowance = readyLatency. जोपर्यंत तुम्हाला स्त्रोत किंवा सिंकने ॲडव्हान घ्यायचे नाही तोपर्यंत डिझाइन्सना रेडी अलाउन्स जोडण्याची आवश्यकता नाहीtagया वैशिष्ट्याचा e.

Avalon® इंटरफेस तपशील 44

अभिप्राय पाठवा

5. Avalon Streaming Interfaces 683091 | 2022.01.24

आकृती 21. ठराविक Avalon-ST इंटरफेस सिग्नल डेटा स्रोत
वैध डेटा त्रुटी चॅनेल

डेटा सिंक तयार

या संकेतांबद्दल अधिक तपशील:
· तयार–बॅकप्रेशरला सपोर्ट करणाऱ्या इंटरफेसवर, सिंक ज्या ठिकाणी ट्रान्सफर होऊ शकते ते चक्र चिन्हांकित करण्यासाठी तयार असल्याचे प्रतिपादन करते. तयार असल्यास सायकलवर ठामपणे सांगितले आहे , सायकल तयार सायकल मानले जाते.
· वैध – वैध सिग्नल कोणत्याही चक्रावरील वैध डेटासाठी पात्र ठरतो ज्यात डेटा स्त्रोतापासून सिंकपर्यंत हस्तांतरित होतो. प्रत्येक वैध सायकलवर सिंक एसampडेटा सिग्नल आणि सिग्नल सिंक करण्यासाठी इतर स्त्रोत.
· डेटा- डेटा सिग्नल स्त्रोतापासून सिंकपर्यंत हस्तांतरित केलेली माहिती मोठ्या प्रमाणात वाहून नेतो. डेटा सिग्नलमध्ये प्रत्येक घड्याळ चक्रावर हस्तांतरित केलेली एक किंवा अधिक चिन्हे असतात. dataBitsPerSymbol पॅरामीटर डेटा सिग्नलला चिन्हांमध्ये कसे विभाजित केले जाते ते परिभाषित करते.
· त्रुटी – त्रुटी सिग्नलमध्ये, प्रत्येक बिट संभाव्य त्रुटी स्थितीशी संबंधित आहे. कोणत्याही चक्रावरील 0 चे मूल्य त्या चक्रावरील त्रुटी-मुक्त डेटा दर्शवते. एरर आढळल्यावर घटक कोणती क्रिया करतो हे हे तपशील परिभाषित करत नाही.
· चॅनेल- डेटा कोणत्या चॅनेलचा आहे हे सूचित करण्यासाठी स्त्रोत पर्यायी चॅनेल सिग्नल चालवितो. दिलेल्या इंटरफेससाठी चॅनेलचा अर्थ अनुप्रयोगावर अवलंबून असतो. काही अनुप्रयोगांमध्ये, चॅनेल इंटरफेस क्रमांक सूचित करते. इतर अनुप्रयोगांमध्ये, चॅनेल पृष्ठ क्रमांक किंवा टाइमस्लॉट सूचित करते. जेव्हा चॅनेल सिग्नल वापरला जातो, तेव्हा प्रत्येक सक्रिय चक्रामध्ये हस्तांतरित केलेला सर्व डेटा समान चॅनेलचा असतो. सलग सक्रिय चक्रांवर स्त्रोत वेगळ्या चॅनेलमध्ये बदलू शकतो.
इंटरफेस जे चॅनल सिग्नल वापरतात त्यांनी कमाल चॅनेल नंबर दर्शवण्यासाठी maxChannel पॅरामीटर परिभाषित करणे आवश्यक आहे. इंटरफेसला समर्थन देत असलेल्या चॅनेलची संख्या गतिमानपणे बदलल्यास, maxChannel इंटरफेस समर्थन करू शकणारी कमाल संख्या दर्शवते.

५.७. डेटा लेआउट

आकृती 22.

डेटा चिन्हे

खालील आकृती dataBitsPerSymbol=64 सह 16-बिट डेटा सिग्नल दाखवते. चिन्ह 0 हे सर्वात जास्त आहे

महत्त्वपूर्ण चिन्ह.

63

48 47 32 31 16 15

0

चिन्ह 0 चिन्ह 1 चिन्ह 2 चिन्ह 3

एव्हलॉन स्ट्रीमिंग इंटरफेस बिग-एंडियन आणि लिटल-एंडियन दोन्ही मोडला सपोर्ट करतो. खालील आकृती माजी आहेampबिग-एंडियन मोडचा le, जेथे चिन्ह 0 उच्च-ऑर्डर बिट्समध्ये आहे.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 45

5. Avalon Streaming Interfaces 683091 | 2022.01.24

आकृती 23.

डेटा लेआउट
खालील आकृतीतील टाइमिंग आकृती 32-बिट एक्स दर्शवतेample जेथे dataBitsPerSymbol=8, आणि beatsPerCycle=1.
clk
तयार
वैध

चॅनेल त्रुटी
data[31:24] data[23:16] data[15:8] data[7:0]

D0

D4

D1

D5

D2

D6

D3

D7

D8

DC

D10

D9

DD

D11

DA DE

D12

डीबी डीएफ

D13

५.८. बॅकप्रेशरशिवाय डेटा ट्रान्सफर

बॅकप्रेशरशिवाय डेटा ट्रान्सफर हे एव्हलॉन-एसटी डेटा ट्रान्सफरचे सर्वात मूलभूत आहे. कोणत्याही दिलेल्या घड्याळ चक्रावर, स्त्रोत इंटरफेस डेटा आणि पर्यायी चॅनेल आणि त्रुटी सिग्नल चालवितो आणि वैध असल्याचे प्रतिपादन करतो. सिंक इंटरफेस एसampवैध असल्याचे प्रतिपादन केले असल्यास संदर्भ घड्याळाच्या वाढत्या काठावर हे सिग्नल.

आकृती 24.

बॅकप्रेशरशिवाय डेटा ट्रान्सफर

clk वैध

चॅनेल त्रुटी डेटा

D0 D1

D2 D3

५.९. बॅकप्रेशरसह डेटा ट्रान्सफर
सिंक एका घड्याळाच्या चक्रासाठी तयार आहे हे दर्शवण्यासाठी ते सक्रिय चक्रासाठी तयार आहे. डेटासाठी सिंक तयार असल्यास, सायकल तयार सायकल आहे. तयार चक्रादरम्यान, स्त्रोत वैध असल्याचे सांगू शकतो आणि सिंकला डेटा प्रदान करू शकतो. जर स्त्रोताकडे पाठवण्यासाठी कोणताही डेटा नसेल, तर स्रोत वैध ठरतो आणि डेटा कोणत्याही मूल्यावर चालवू शकतो.
बॅकप्रेशरला सपोर्ट करणारे इंटरफेस रेडी लेटन्सी पॅरामीटर परिभाषित करतात ते तयार झाल्यापासून ते वैध डेटा चालविल्या जाईपर्यंत सायकलची संख्या सूचित करतात. रेडी लेटन्सी शून्य असल्यास, सायकल करा सायकलवर तयार असल्याचा दावा केला तर तयार सायकल आहे .
जेव्हा रेडीलेटन्सी = 0, डेटा ट्रान्सफर तेव्हाच होतो जेव्हा तयार आणि वैध एकाच सायकलवर ठामपणे सांगितले जाते. या मोडमध्ये, स्त्रोत वैध डेटा पाठवण्यापूर्वी सिंकचे तयार सिग्नल प्राप्त करत नाही. स्त्रोत डेटा प्रदान करतो आणि जेव्हा जेव्हा स्त्रोताकडे वैध डेटा असतो तेव्हा ते वैध असल्याचे प्रतिपादन करते. स्त्रोत डेटा कॅप्चर करण्यासाठी आणि तयार होण्यासाठी सिंकची वाट पाहत आहे. स्रोत कधीही डेटा बदलू शकतो. सिंक केवळ स्रोताकडील इनपुट डेटा कॅप्चर करते जेव्हा तयार आणि वैध दोन्ही ठामपणे सांगितले जाते.

Avalon® इंटरफेस तपशील 46

अभिप्राय पाठवा

5. Avalon Streaming Interfaces 683091 | 2022.01.24
रेडी लेटन्सी >= 1 असताना, सिंक तयार सायकलच्या आधी तयार असल्याचे प्रतिपादन करते. स्त्रोत वैध असल्याचे प्रतिपादन करून योग्य त्यानंतरच्या चक्रादरम्यान प्रतिसाद देऊ शकतो. तयार नसलेल्या चक्रांदरम्यान स्त्रोत वैध असल्याचे प्रतिपादन करू शकत नाही.
रेडीॲलाउन्स हे ट्रान्सफरची संख्या परिभाषित करते जे तयार झाल्यावर सिंक कॅप्चर करू शकते. रेडी अलाउंस = 0 असताना, सिंक रेडी डिसेजर्ट झाल्यानंतर कोणतेही हस्तांतरण स्वीकारू शकत नाही. जर तयार भत्ता = जेथे n > 0, सिंक पर्यंत स्वीकारू शकते तयार झाल्यानंतर हस्तांतरण रद्द केले जाते.
५.९.१. रेडी लेटन्सी आणि रेडी अलाऊन्स वापरून डेटा ट्रान्सफर

रेडी लेटन्सी आणि रेडी अलाऊन्ससह डेटा ट्रान्सफर करताना खालील नियम लागू होतात.
· रेडी लेटन्सी 0 असल्यास, रेडी अलाउंस 0 पेक्षा जास्त किंवा बरोबर असू शकतो.
· जर रेडी लेटन्सी 0 पेक्षा जास्त असेल तर रेडीअलाउन्स रेडी लेटन्सी पेक्षा जास्त किंवा बरोबर असू शकतो.

रेडी लेटेंसी = ० आणि रेडीअलोन्स = ०, तेव्हा डेटा ट्रान्सफर तेव्हाच होतो जेव्हा तयार आणि वैध दोन्ही ठामपणे सांगितले जाते. या प्रकरणात, स्त्रोत वैध डेटा पाठविण्यापूर्वी सिंकचे तयार सिग्नल प्राप्त करत नाही. स्त्रोत डेटा प्रदान करतो आणि जेव्हा शक्य असेल तेव्हा वैध असल्याचे प्रतिपादन करतो. स्त्रोत डेटा कॅप्चर करण्यासाठी आणि तयार होण्यासाठी सिंकची वाट पाहत आहे. स्रोत कधीही डेटा बदलू शकतो. सिंक केवळ स्रोताकडील इनपुट डेटा कॅप्चर करते जेव्हा तयार आणि वैध दोन्ही ठामपणे सांगितले जाते.

आकृती 25. रेडी लेटन्सी = 0, तयार भत्ता = 0

रेडी लेटन्सी = 0 आणि रेडीअलोन्स = 0 असताना स्त्रोत कधीही वैध असल्याचे सांगू शकतो. सिंक जेव्हा = 1 तयार असेल तेव्हाच स्त्रोताकडील डेटा कॅप्चर करते.

खालील आकृती या घटना दर्शविते: 1. चक्र 1 मध्ये स्त्रोत डेटा प्रदान करतो आणि वैध दावा करतो. 2. सायकल 2 मध्ये, सिंक तयार आहे आणि D0 हस्तांतरण करतो. 3. सायकल 3 मध्ये, D1 हस्तांतरण. 4. सायकल 4 मध्ये, सिंक तयार आहे, परंतु स्त्रोत वैध डेटा चालवत नाही. 5. स्त्रोत डेटा प्रदान करतो आणि सायकल 6 वर वैध दावा करतो. 6. सायकल 8 मध्ये, सिंक तयार आहे, त्यामुळे D2 हस्तांतरण होते. 7. सायकल 3 वर D9 हस्तांतरण आणि सायकल 4 वर D10 हस्तांतरण.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

तयार

वैध

डेटा

D0 D1

D2

D3 D4

D5

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 47

5. Avalon Streaming Interfaces 683091 | 2022.01.24

आकृती 26. रेडी लेटन्सी = 0, तयार भत्ता = 1

रेडी लेटेंसी = 0 आणि रेडीअलोन्स = 1 असताना सिंक रेडी = 0 नंतर आणखी एक डेटा ट्रान्सफर कॅप्चर करू शकते.

खालील आकृती या घटना दर्शविते: 1. सायकल 1 मध्ये स्त्रोत डेटा प्रदान करतो आणि सिंक दावा तयार असताना वैध आहे. D0 बदल्या. 2. D1 सायकल 2 मध्ये हस्तांतरित केले जाते. 3. सायकल 3 मध्ये, तयार डिझर्ट, तथापि रेडी अलाउन्स = 1 पासून आणखी एक हस्तांतरणास परवानगी आहे, त्यामुळे D2
बदल्या 4. सायकल 5 मध्ये दोन्ही वैध आणि तयार दावा, त्यामुळे D3 हस्तांतरण. 5. सायकल 6 मध्ये, स्त्रोत डीझर्ट वैध आहे, त्यामुळे डेटा ट्रान्सफर होत नाही. 6. चक्र 7 मध्ये, वैध दावे आणि तयार डिझर्ट्स, तथापि तयार भत्ता = 1 आणखी हस्तांतरण
परवानगी आहे, त्यामुळे D4 हस्तांतरण.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

तयार

वैध

डेटा

D0 D1 D2

D3

D4

D5 D6

D7

आकृती 27. रेडी लेटन्सी = 1, तयार भत्ता = 2

रेडी लेटेंसी = 1 आणि रेडीअलोन्स = 2 असताना सिंक रेडी ॲसर्टनंतर डेटा ट्रान्सफर करू शकते आणि रेडी डेझर्ट्सनंतर ट्रान्सफरच्या आणखी दोन चक्रांना परवानगी दिली जाते.

खालील आकृती या घटना दर्शवते: 1. सायकल 0 मध्ये सिंक तयार आहे. 2. सायकल 1 मध्ये, स्त्रोत डेटा प्रदान करतो आणि वैध असल्याचे प्रतिपादन करतो. हस्तांतरण त्वरित होते. 3. सायकल 3 मध्ये, सिंक डेझर्ट तयार आहे, परंतु स्त्रोत अद्याप वैध असल्याचे सांगत आहे आणि वैध डेटा चालवितो
कारण तयार डीझर्टनंतर सिंक डेटा दोन चक्रे कॅप्चर करू शकतो. 4. सायकल 6 मध्ये, सिंक तयार आहे. 5. सायकल 7 मध्ये, स्त्रोत डेटा प्रदान करतो आणि वैध असल्याचे प्रतिपादन करतो. हा डेटा स्वीकारला जातो. 6. सायकल 10 मध्ये, सिंक तयार आहे, परंतु स्त्रोत वैध आहे आणि वैध डेटा चालवितो कारण
तयार डेझर्टनंतर सिंक डेटा दोन चक्रे कॅप्चर करू शकतो.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

तयार

वैध

डेटा

D0 D1 D2 D3

D4 D5

D6 D7

अनुकूलन आवश्यकता स्त्रोत आणि सिंक इंटरफेसला अनुकूलन आवश्यक आहे की नाही हे खालील तक्त्यामध्ये वर्णन केले आहे.

Avalon® इंटरफेस तपशील 48

अभिप्राय पाठवा

5. Avalon Streaming Interfaces 683091 | 2022.01.24

तक्ता 19. स्रोत/सिंक अनुकूलन आवश्यकता

तयार विलंब

तयार भत्ता

रुपांतर

सोर्स रेडीलेटन्सी = सिंक सोर्स रेडीअलोन्स =

तयार विलंब

सिंक तयार भत्ता

कोणतेही अनुकूलन आवश्यक नाही: सिंक सर्व हस्तांतरणे कॅप्चर करू शकते.

स्रोत तयार भत्ता > सिंक तयार भत्ता

अनुकूलन आवश्यक: तयार झाल्यानंतर, सिंक कॅप्चर करू शकतील त्यापेक्षा जास्त हस्तांतरण पाठवू शकतो.

स्रोत तयार भत्ता < सिंक रेडी अलाउंस

कोणतेही अनुकूलन आवश्यक नाही: तयार झाल्यानंतर, सिंक स्त्रोत पाठवू शकतील त्यापेक्षा जास्त हस्तांतरणे कॅप्चर करू शकते.

सोर्स रेडी लेटन्सी > सिंक सोर्स रेडीअलोन्स =

तयार विलंब

सिंक तयार भत्ता

कोणतेही रुपांतर आवश्यक नाही: तयार असल्याचे ठामपणे सांगितल्यानंतर, सिंक कॅप्चर करू शकतील त्यापेक्षा उशिरा स्त्रोत पाठवण्यास सुरुवात करतो. तयार झाल्यावर, सिंक कॅप्चर करू शकेल तितक्या हस्तांतरणे पाठवू शकतो.

स्त्रोत readyAllowance > सिंक रेडीअलाउंस

अनुकूलन आवश्यक: तयार झाल्यानंतर, सिंक कॅप्चर करू शकतील त्यापेक्षा जास्त हस्तांतरण पाठवू शकतो.

स्त्रोत तयार भत्ता< सिंक रेडी अलाउंस

कोणतेही अनुकूलन आवश्यक नाही: तयार झाल्यानंतर, सिंक कॅप्चर करू शकतील त्यापेक्षा कमी हस्तांतरण पाठवते.

सोर्स रेडी लेटन्सी < सिंकरेडी लेटन्सी

स्रोत तयार भत्ता = सिंक तयार भत्ता

अनुकूलन आवश्यक: सिंक कॅप्चर करण्यापूर्वी स्त्रोत हस्तांतरण पाठवणे सुरू करू शकतो.

स्त्रोत readyAllowance > सिंक रेडीअलाउंस

अनुकूलन आवश्यक: सिंक कॅप्चर करण्यापूर्वी स्त्रोत हस्तांतरण पाठवणे सुरू करू शकतो. तसेच, तयार झाल्यावर, सिंक कॅप्चर करू शकतील त्यापेक्षा जास्त हस्तांतरण पाठवू शकतो.

स्रोत तयार भत्ता < सिंक रेडी अलाउंस

अनुकूलन आवश्यक: सिंक कॅप्चर करण्यापूर्वी स्त्रोत हस्तांतरण पाठवणे सुरू करू शकतो.

५.९.२. रेडी लेटन्सी वापरून डेटा ट्रान्सफर
जर स्त्रोत किंवा सिंक तयार भत्ता साठी मूल्य निर्दिष्ट करत नसेल तर readAllowance=readyLatency. स्त्रोत आणि सिंक वापरणाऱ्या डिझाईन्सना जोपर्यंत तुम्हाला स्त्रोत किंवा सिंकने ॲडव्हान घ्यायचे नाही तोपर्यंत रेडी अलाउन्स जोडण्याची आवश्यकता नाहीtagया वैशिष्ट्याचा e.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 49

5. Avalon Streaming Interfaces 683091 | 2022.01.24

आकृती 28.

बॅकप्रेशरसह ट्रान्सफर, रेडी लेटेंसी=0
खालील आकृती या घटना स्पष्ट करते:

1. सिंक तयार नसला तरीही स्त्रोत डेटा प्रदान करतो आणि सायकल 1 वर वैध असल्याचे प्रतिपादन करतो.

2. स्रोत सायकल 2 पर्यंत थांबतो, जेव्हा सिंक तयार होते, पुढील डेटा सायकलवर जाण्यापूर्वी.

3. सायकल 3 मध्ये, स्त्रोत त्याच सायकलवर डेटा ड्राइव्ह करतो आणि सिंक डेटा प्राप्त करण्यासाठी तयार आहे. हस्तांतरण त्वरित होते.
4. सायकल 4 मध्ये, सिंक तयार आहे, परंतु स्त्रोत वैध डेटा चालवत नाही.

012345678 clk

तयार

वैध

चॅनेल

त्रुटी

डेटा

D0 D1

D2 D3

आकृती 29.

बॅकप्रेशरसह ट्रान्सफर, रेडी लेटेंसी=1

खालील आकडे अनुक्रमे ReadLatency=1 आणि readyLatency=2 सह डेटा ट्रान्सफर दाखवतात. या दोन्ही प्रकरणांमध्ये, तयार चक्रापूर्वी तयार आहे असे प्रतिपादन केले जाते आणि स्त्रोत 1 किंवा 2 चक्रांनंतर डेटा प्रदान करून आणि वैध असल्याचे सांगून प्रतिसाद देतो. जेव्हा रेडी लेटन्सी 0 नसते, तेव्हा स्त्रोत तयार नसलेल्या सायकलवर वैध असणे आवश्यक आहे.
clk

तयार

वैध

चॅनेल

त्रुटी

डेटा

D0 D1

D2 D3 D4

D5

आकृती 30.

बॅकप्रेशरसह ट्रान्सफर, रेडी लेटेंसी=2

clk

तयार

वैध

चॅनेल

त्रुटी

डेटा

D0 D1

D2 D3

५.१०. पॅकेट डेटा ट्रान्सफर
पॅकेट हस्तांतरण गुणधर्म स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये पॅकेट हस्तांतरित करण्यासाठी समर्थन जोडते. पॅकेट हस्तांतरणाची अंमलबजावणी करण्यासाठी तीन अतिरिक्त सिग्नल परिभाषित केले आहेत. पॅकेटला समर्थन देण्यासाठी स्त्रोत आणि सिंक इंटरफेसमध्ये हे अतिरिक्त सिग्नल समाविष्ट करणे आवश्यक आहे. तुम्ही फक्त सोर्स आणि सिंक इंटरफेस यासह कनेक्ट करू शकता

Avalon® इंटरफेस तपशील 50

अभिप्राय पाठवा

5. Avalon Streaming Interfaces 683091 | 2022.01.24

जुळणारे पॅकेट गुणधर्म. प्लॅटफॉर्म डिझायनर आपोआप startofpacket , endofpacket आणि रिकामे सिग्नल स्त्रोत किंवा सिंक इंटरफेसमध्ये जोडत नाही ज्यात हे सिग्नल समाविष्ट नाहीत.

आकृती 31. Avalon-ST पॅकेट इंटरफेस सिग्नल डेटा स्रोत

डेटा सिंक

तयार
वैध
डेटा त्रुटी चॅनेल पॅकेट सुरू करा
endofpacket रिक्त

५.६. सिग्नल तपशील
· startofpacket–पॅकेट हस्तांतरणास समर्थन देणाऱ्या सर्व इंटरफेसना startofpacket सिग्नलची आवश्यकता असते. startofpacket पॅकेटची सुरूवात असलेले सक्रिय चक्र चिन्हांकित करते. या सिग्नलचा अर्थ तेव्हाच लावला जातो जेव्हा वैध आहे.
· endofpacket–पॅकेट हस्तांतरणास समर्थन देणाऱ्या सर्व इंटरफेसना endofpacket सिग्नलची आवश्यकता असते. endofpacket पॅकेटचा शेवट असलेले सक्रिय चक्र चिन्हांकित करते. या सिग्नलचा अर्थ तेव्हाच लावला जातो जेव्हा वैध आहे. startofpacket आणि endofpacket एकाच चक्रात ठामपणे सांगितले जाऊ शकते. पॅकेट्स दरम्यान निष्क्रिय चक्रांची आवश्यकता नाही. स्टार्टऑफपॅकेट सिग्नल मागील एंडोफपॅकेट सिग्नलनंतर लगेच येऊ शकतो.
· रिक्त- पर्यायी रिकामा सिग्नल एंडोफ पॅकेट सायकल दरम्यान रिक्त असलेल्या चिन्हांची संख्या दर्शवतो. सिंक केवळ सक्रिय सायकल दरम्यान रिकाम्याचे मूल्य तपासते ज्यात एंडोफपॅकेटने दावा केला आहे. रिकामी चिन्हे ही नेहमी डेटामधील शेवटची चिन्हे असतात, जेव्हा firstSymbolInHighOrderBits = सत्य असते तेव्हा कमी-ऑर्डर बिट्सद्वारे वाहून नेली जातात. सर्व पॅकेट इंटरफेसवर रिक्त सिग्नल आवश्यक आहे ज्यांच्या डेटा सिग्नलमध्ये डेटाची एकापेक्षा जास्त चिन्हे आहेत आणि एक व्हेरिएबल लांबी पॅकेट स्वरूप आहे. बिट्समधील रिकाम्या सिग्नलचा आकार ceil[log2( )].

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 51

5. Avalon Streaming Interfaces 683091 | 2022.01.24

५.१२. प्रोटोकॉल तपशील

पॅकेट डेटा ट्रान्सफर हे स्टार्टऑफपॅकेट, एंडोफपॅकेट आणि रिकामे जोडून ठराविक डेटा ट्रान्सफर प्रमाणेच प्रोटोकॉलचे अनुसरण करते.

आकृती 32.

पॅकेट हस्तांतरण
खालील आकृती 17-बाइट पॅकेटचे स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये हस्तांतरण स्पष्ट करते, जेथे रेडीलेटेंसी=0 आहे. हे वेळेचे आकृती खालील घटनांचे वर्णन करते:

1. डेटा ट्रान्सफर सायकल 1, 2, 4, 5 आणि 6 वर होतो, जेव्हा तयार आणि वैध असे दोन्ही ठामपणे सांगितले जाते.

2. सायकल 1 दरम्यान, स्टार्टऑफपॅकेट ठाम आहे. पॅकेटचे पहिले 4 बाइट हस्तांतरित केले जातात.

3. सायकल 6 दरम्यान, एंडोफपॅकेटचा दावा केला जातो. empty चे मूल्य 3 आहे. हे मूल्य सूचित करते की हा पॅकेटचा शेवट आहे आणि 3 पैकी 4 चिन्हे रिक्त आहेत. सायकल 6 मध्ये, हाय-ऑर्डर बाइट, डेटा[31:24] वैध डेटा चालवितो.

1234567 clk

तयार

वैध

पॅकेट सुरू करा

endofpacket

रिक्त

3

चॅनेल

00

000

त्रुटी

00

000

डेटा[31:24]

D0 D4

D8 D12 D16

डेटा[23:16]

D1 D5

D9 D13

डेटा[15:8]

D2 D6

D10 D14

डेटा[7:0]

D3 D7

D11 D15

Avalon® इंटरफेस तपशील 52

अभिप्राय पाठवा

683091 | 2022.01.24 फीडबॅक पाठवा

6. Avalon स्ट्रीमिंग क्रेडिट इंटरफेस
एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस उच्चबँडविड्थ, कमी-विलंबता, दिशाहीन डेटा चालविणाऱ्या घटकांसह वापरण्यासाठी आहेत. ठराविक ऍप्लिकेशन्समध्ये मल्टीप्लेक्स स्ट्रीम, पॅकेट्स आणि डीएसपी डेटा समाविष्ट असतो. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस सिग्नल चॅनेल किंवा पॅकेट सीमांच्या माहितीशिवाय, डेटाच्या एकाच प्रवाहाला समर्थन देणाऱ्या पारंपारिक स्ट्रीमिंग इंटरफेसचे वर्णन करू शकतात. इंटरफेस बर्स्ट आणि पॅकेट ट्रान्सफर करण्यास सक्षम असलेल्या अधिक जटिल प्रोटोकॉलला अनेक चॅनेलमध्ये इंटरलीव्ह केलेल्या पॅकेटसह देखील समर्थन देऊ शकतो.
सर्व Avalon Streaming Credit स्रोत आणि सिंक इंटरफेस एकमेकांना चालविण्यायोग्य नाहीत. तथापि, जर दोन इंटरफेस समान ऍप्लिकेशन स्पेससाठी सुसंगत कार्ये प्रदान करतात, तर त्यांना इंटरऑपरेट करण्यास अनुमती देण्यासाठी अडॅप्टर उपलब्ध आहेत.
तुम्ही ॲव्हलॉन स्ट्रीमिंग क्रेडिट स्रोत ॲडॉप्टरद्वारे ॲव्हलॉन स्ट्रीमिंग सिंकशी कनेक्ट करू शकता. त्याचप्रमाणे, तुम्ही ॲव्हलॉन स्ट्रीमिंग स्रोत ॲडॉप्टरद्वारे ॲव्हलॉन स्ट्रीमिंग क्रेडिट सिंकशी कनेक्ट करू शकता.
एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस खालील वैशिष्ट्यांची आवश्यकता असलेल्या डेटापथला समर्थन देतात:
· कमी-विलंबता, उच्च-थ्रूपुट पॉइंट-टू-पॉइंट डेटा ट्रान्सफर
· लवचिक पॅकेट इंटरलीव्हिंगसह एकाधिक चॅनेल समर्थन करतात
· चॅनेलचे साइडबँड सिग्नलिंग, एरर आणि पॅकेट डिलाइनेशनचा प्रारंभ आणि शेवट
· डेटा बर्स्टिंगसाठी समर्थन
· वापरकर्ता सिग्नल कार्यक्षमतेसाठी साइडबँड सिग्नल म्हणून परिभाषित करतात

५.१. अटी आणि संकल्पना
Avalon स्ट्रीमिंग क्रेडिट इंटरफेस प्रोटोकॉल खालील अटी आणि संकल्पना परिभाषित करते:
एव्हलॉन स्ट्रीमिंग क्रेडिट सिस्टम- एव्हलॉन स्ट्रीमिंग क्रेडिट सिस्टममध्ये एक किंवा अधिक ॲव्हलॉन स्ट्रीमिंग क्रेडिट कनेक्शन असतात जे स्त्रोत इंटरफेसवरून सिंक इंटरफेसमध्ये डेटा स्थानांतरित करतात.
· Avalon स्ट्रीमिंग क्रेडिट घटक- Avalon Streaming इंटरफेस वापरणारी ठराविक प्रणाली अनेक कार्यात्मक मॉड्यूल्स एकत्र करते, ज्याला घटक म्हणतात. सिस्टम डिझायनर घटक कॉन्फिगर करतो आणि सिस्टम लागू करण्यासाठी त्यांना एकत्र जोडतो.
· स्त्रोत आणि सिंक इंटरफेस आणि कनेक्शन-जेव्हा दोन घटक जोडलेले असतात, तेव्हा क्रेडिट्स सिंकमधून स्त्रोताकडे जातात; आणि डेटा स्त्रोत इंटरफेसमधून सिंक इंटरफेसवर वाहतो. सिंक इंटरफेसशी जोडलेल्या स्त्रोत इंटरफेसच्या संयोजनास कनेक्शन म्हणून संबोधले जाते.
· हस्तांतरण- हस्तांतरणाचा परिणाम स्त्रोत इंटरफेसपासून सिंक इंटरफेसमध्ये डेटा आणि नियंत्रण प्रसार होतो. डेटा इंटरफेससाठी, क्रेडिट्स उपलब्ध असतील तरच स्रोत डेटा ट्रान्सफर सुरू करू शकतो. त्याचप्रमाणे, सिंककडे थकबाकी क्रेडिट्स असतील तरच डेटा स्वीकारू शकतो.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

· चिन्ह- चिन्ह हे डेटाचे सर्वात लहान एकक आहे. एक किंवा अधिक चिन्हे एका चक्रात हस्तांतरित केलेल्या डेटाचे एकल एकक बनवतात.
· बीट–बीट म्हणजे एक किंवा अधिक चिन्हांनी बनलेला स्त्रोत आणि सिंक इंटरफेस दरम्यान एकल सायकल हस्तांतरण.
· पॅकेट-एक पॅकेट डेटा आणि नियंत्रण सिग्नलचे एकत्रीकरण आहे जे एकत्र प्रसारित केले जाते. पॅकेटमध्ये राउटर आणि इतर नेटवर्क उपकरणांना पॅकेटला योग्य गंतव्यस्थानावर निर्देशित करण्यात मदत करण्यासाठी हेडर असू शकते. पॅकेट फॉरमॅट हे स्पेसिफिकेशनद्वारे नव्हे तर ॲप्लिकेशनद्वारे परिभाषित केले जाते. एव्हलॉन स्ट्रीमिंग पॅकेट लांबीमध्ये बदलू शकतात आणि कनेक्शनमध्ये एकमेकांशी जोडले जाऊ शकतात. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेससह, पॅकेट्सचा वापर पर्यायी आहे.

६.२. Avalon स्ट्रीमिंग क्रेडिट इंटरफेस सिग्नल भूमिका

एव्हलॉन स्ट्रीमिंग क्रेडिट स्रोत किंवा सिंक इंटरफेसमधील प्रत्येक सिग्नल एका एव्हलॉन स्ट्रीमिंग क्रेडिट सिग्नल भूमिकेशी संबंधित आहे. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेसमध्ये प्रत्येक सिग्नल रोलचे फक्त एक उदाहरण असू शकते. सर्व Avalon स्ट्रीमिंग क्रेडिट सिग्नल भूमिका दोन्ही स्त्रोत आणि सिंक यांना लागू होतात आणि दोन्हीसाठी समान अर्थ आहे.

तक्ता 20. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस सिग्नल

सिग्नलचे नाव

दिशा

अद्यतन

बुडणे

1

स्रोत

रुंदी

क्रेडिट

बुडणे

1-9

स्रोत

ऐच्छिक / आवश्यक

वर्णन

आवश्यक आहे

सिंक अपडेट पाठवते आणि उपलब्ध क्रेडिट काउंटरचे स्त्रोत अद्यतनित करते. जेव्हा व्यवहार त्याच्या बफरमधून पॉप होतो तेव्हा सिंक स्त्रोताला अपडेट पाठवते.
स्रोतातील क्रेडिट काउंटर क्रेडिट बसवरील मूल्याद्वारे सिंकपासून स्त्रोतापर्यंत वाढवले ​​जाते.

आवश्यक आहे

अद्यतनाचा दावा केल्यावर सिंकवर अतिरिक्त क्रेडिट उपलब्ध असल्याचे सूचित करते.
या बसमध्ये सिंकने नमूद केलेले मूल्य असते. क्रेडिट बसची रुंदी ceilog2(MAX_CREDIT + 1) आहे. सिंक या बसवर उपलब्ध क्रेडिट मूल्य पाठवते जे ते स्वीकारू शकणाऱ्या व्यवहारांची संख्या दर्शवते. स्रोत क्रेडिट मूल्य कॅप्चर करतो
अद्यतन सिग्नल ठाम असल्यासच.

रिटर्न_क्रेडिट स्त्रोत 1 सिंकला

डेटा वैध
त्रुटी

बुडण्यासाठी स्त्रोत
बुडण्यासाठी स्त्रोत

२११०८८-०६ ०२.२२

बुडण्यासाठी स्त्रोत

1-256

आवश्यक आवश्यक आवश्यक पर्यायी

1 क्रेडिट परत सिंक करण्यासाठी परत करण्यासाठी स्त्रोताद्वारे ठामपणे सांगितले.
टीप: अधिक तपशीलांसाठी, विभाग 6.2.3 पहा क्रेडिट्स परत करणे.
विद्यमान एव्हलॉन स्ट्रीमिंग व्याख्येनुसार डेटा चिन्हांमध्ये विभागलेला आहे.
सिग्नल सिंक करण्यासाठी इतर सर्व स्त्रोतांना पात्र करण्यासाठी स्त्रोताद्वारे ठामपणे सांगितले. स्त्रोत केवळ तेव्हाच वैध असल्याचे सांगू शकतो जेव्हा त्याला उपलब्ध क्रेडिट 0 पेक्षा जास्त असेल.
वर्तमान चक्रात हस्तांतरित केल्या जाणाऱ्या डेटावर परिणाम करणाऱ्या त्रुटी चिन्हांकित करण्यासाठी वापरला जाणारा बिट मास्क. एररडिस्क्रिप्टर गुणधर्माद्वारे परिभाषित केल्याप्रमाणे, घटकाद्वारे ओळखल्या जाणाऱ्या प्रत्येक त्रुटीसाठी एकल बिट इन एरर वापरला जातो.
चालू ठेवले…

Avalon® इंटरफेस तपशील 54

अभिप्राय पाठवा

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

सिग्नल नाव चॅनेल
startofpacket endofpacket रिक्त

बुडण्यासाठी दिशा स्रोत
बुडण्यासाठी स्त्रोत बुडण्यासाठी स्त्रोत बुडण्यासाठी स्त्रोत
बुडण्यासाठी स्त्रोत
बुडण्यासाठी स्त्रोत

रुंदी

ऐच्छिक / आवश्यक

वर्णन

1-128

ऐच्छिक

सध्याच्या चक्रावर हस्तांतरित केल्या जाणार्‍या डेटासाठी चॅनल क्रमांक.
जर इंटरफेस चॅनेल सिग्नलला समर्थन देत असेल, तर त्याने maxChannel पॅरामीटर देखील परिभाषित केले पाहिजे.

पॅकेट हस्तांतरण सिग्नल

1

ऐच्छिक

प्रारंभ चिन्हांकित करण्यासाठी स्त्रोताद्वारे ठामपणे सांगितले

एका पॅकेटचे.

1

ऐच्छिक

च्या शेवटी चिन्हांकित करण्यासाठी स्त्रोताद्वारे प्रतिपादन केले

एक पॅकेट.

ceil(log2(NUM_SYMBOLS)) पर्यायी

रिक्त असलेल्या चिन्हांची संख्या दर्शवते, म्हणजेच वैध डेटा दर्शवत नाही. रिकाम्या सिग्नलचा वापर इंटरफेसवर केला जात नाही जेथे प्रति बीट एक चिन्ह आहे.

वापरकर्ता सिग्नल

1-8192

ऐच्छिक

स्रोत आणि सिंक इंटरफेसवर प्रति-पॅकेट वापरकर्ता सिग्नलची कितीही संख्या असू शकते. स्रोत जेव्हा या सिग्नलचे मूल्य सेट करतो
startofpacket ठाम आहे. नवीन पॅकेट सुरू होईपर्यंत स्त्रोताने या सिग्नलचे मूल्य बदलू नये. अधिक तपशील वापरकर्ता सिग्नल विभागात आहेत.

1-8192

ऐच्छिक

स्रोत आणि सिंकवर प्रति-चिन्ह वापरकर्ता सिग्नलची कितीही संख्या असू शकते. अधिक तपशील वापरकर्ता सिग्नल विभागात आहेत.

५.३.१. सिंक्रोनस इंटरफेस

Avalon स्ट्रीमिंग कनेक्शनचे सर्व हस्तांतरण संबंधित घड्याळ सिग्नलच्या वाढत्या काठावर समकालिक होते. स्त्रोत इंटरफेसपासून सिंक इंटरफेसपर्यंत सर्व आउटपुट,
डेटा, चॅनेल आणि त्रुटी सिग्नलसह, घड्याळाच्या वाढत्या काठावर नोंदणीकृत असणे आवश्यक आहे. सिंक इंटरफेसमधील इनपुट नोंदणीकृत करणे आवश्यक नाही. स्त्रोतावर सिग्नलची नोंदणी केल्याने उच्च-फ्रिक्वेंसी ऑपरेशन सुलभ होते.

तक्ता 21. एव्हलॉन स्ट्रीमिंग क्रेडिट इंटरफेस गुणधर्म

मालमत्तेचे नाव

डीफॉल्ट मूल्य

कायदेशीर मूल्य

वर्णन

संबद्ध घड्याळ

1

घड्याळ

Avalon Clock इंटरफेसचे नाव ज्यावर हे आहे

इंटरफेस

Avalon स्ट्रीमिंग इंटरफेस समकालिक आहे.

संबद्ध रीसेट

1

रीसेट करा

Avalon रीसेट इंटरफेसचे नाव ज्यावर हे

इंटरफेस

Avalon स्ट्रीमिंग इंटरफेस समकालिक आहे.

dataBitsPerSymbol प्रतीक PerBeat

8

1 8192

प्रति चिन्ह बिट्सची संख्या परिभाषित करते. उदाampले,

बाइट-ओरिएंटेड इंटरफेसमध्ये 8-बिट चिन्हे आहेत. हे मूल्य आहे

2 ची शक्ती म्हणून मर्यादित नाही.

1

1 8192

प्रत्येकावर हस्तांतरित केलेल्या चिन्हांची संख्या

वैध चक्र.

कमाल क्रेडिट

256

1-256

डेटा इंटरफेस सपोर्ट करू शकणाऱ्या क्रेडिट्सची कमाल संख्या.
चालू ठेवले…

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 55

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

मालमत्ता नाव त्रुटी वर्णनकर्ता

डीफॉल्ट मूल्य
0

firstSymbolInHighOrderBits खरे

maxChannel

0

कायदेशीर मूल्य

वर्णन

तारांची सूची

एरर सिग्नलच्या प्रत्येक बिटशी संबंधित त्रुटीचे वर्णन करणाऱ्या शब्दांची सूची. सूचीची लांबी त्रुटी सिग्नलमधील बिट्सच्या संख्येइतकीच असणे आवश्यक आहे. सूचीतील पहिला शब्द सर्वोच्च ऑर्डर बिटवर लागू होतो. उदाample, “crc, overflow” म्हणजे बिट[1] त्रुटी CRC त्रुटी दर्शवते. बिट[0] ओव्हरफ्लो त्रुटी दर्शवते.

खरे, खोटे

सत्य असताना, प्रथम-ऑर्डर चिन्ह डेटा इंटरफेसच्या सर्वात महत्त्वपूर्ण बिट्सवर चालविले जाते. या तपशीलामध्ये सर्वोच्च-ऑर्डरचे चिन्ह D0 असे लेबल केले आहे. जेव्हा हा गुणधर्म असत्य वर सेट केला जातो, तेव्हा पहिले चिन्ह कमी बिट्सवर दिसते. D0 डेटा[7:0] वर दिसते. 32-बिट बससाठी, सत्य असल्यास, D0 बिट्सवर दिसतो[31:24].

0

डेटा इंटरफेस असलेल्या चॅनेलची कमाल संख्या

समर्थन करू शकता.

५.५. ठराविक डेटा ट्रान्सफर
हा विभाग स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये डेटाचे हस्तांतरण परिभाषित करतो. सर्व प्रकरणांमध्ये, डेटा स्त्रोत आणि डेटा सिंकने तपशीलांचे पालन केले पाहिजे. स्त्रोत प्रोटोकॉल त्रुटी शोधणे ही डेटा सिंकची जबाबदारी नाही.
खालील आकृती सिग्नल दर्शवते जे सामान्यत: Avalon स्ट्रीमिंग क्रेडिट इंटरफेसमध्ये वापरले जातात.
आकृती 33. ठराविक Avalon स्ट्रीमिंग क्रेडिट सिग्नल

ही आकृती दर्शवते त्याप्रमाणे, एक सामान्य Avalon स्ट्रीमिंग क्रेडिट सोर्स इंटरफेस वैध, डेटा, त्रुटी आणि चॅनेल सिग्नल सिंककडे नेतो. सिंक ड्राइव्ह अद्यतन आणि क्रेडिट सिग्नल.

Avalon® इंटरफेस तपशील 56

अभिप्राय पाठवा

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24
आकृती 34. ठराविक क्रेडिट आणि डेटा ट्रान्सफर

वरील आकृती स्त्रोत आणि सिंक दरम्यान सामान्य क्रेडिट आणि डेटा हस्तांतरण दर्शवते. सिंक ॲसर्टिंग अपडेट आणि अपडेट प्राप्त करणारा स्त्रोत यांच्यामध्ये अनियंत्रित विलंब होऊ शकतो. त्याचप्रकारे, डेटासाठी वैध असल्याचे प्रतिपादन स्त्रोत आणि तो डेटा प्राप्त करणे यामध्ये अनियंत्रित विलंब होऊ शकतो. सिंकपासून स्रोतापर्यंतच्या क्रेडिट मार्गावरील विलंब आणि स्रोत ते सिंकपर्यंतचा डेटा मार्ग समान असणे आवश्यक नाही. हे विलंब 0 सायकल देखील असू शकतात, म्हणजे जेव्हा सिंक अद्ययावत होते तेव्हा ते त्याच चक्रातील स्त्रोताद्वारे पाहिले जाते. याउलट, जेव्हा स्त्रोत वैध असल्याचे प्रतिपादन करतो, तेव्हा ते त्याच चक्रातील सिंकद्वारे पाहिले जाते. स्त्रोताकडे शून्य क्रेडिट्स असल्यास, ते वैध असल्याचे प्रतिपादन करू शकत नाही. हस्तांतरित क्रेडिट्स संचयी आहेत. जर सिंकने त्याच्या maxCredit मालमत्तेइतकेच क्रेडिट हस्तांतरित केले असेल आणि कोणताही डेटा प्राप्त केला नसेल, तर तो किमान 1 डेटा प्राप्त करेपर्यंत किंवा स्त्रोताकडून रिटर्न_क्रेडिट पल्स प्राप्त करेपर्यंत अद्यतनाचा दावा करू शकत नाही.
जर सिंकने स्त्रोताला क्रेडिट दिले असेल तर सिंक स्त्रोताकडील डेटा बॅकप्रेशर करू शकत नाही, म्हणजे थकबाकी क्रेडिट्स असल्यास सिंकने स्त्रोताकडून डेटा स्वीकारला पाहिजे. स्त्रोत वैध असल्याचे सांगू शकत नाही जर त्याला कोणतेही क्रेडिट मिळाले नसेल किंवा प्राप्त झालेले क्रेडिट संपले असेल, म्हणजे प्राप्त झालेल्या क्रेडिटच्या बदल्यात आधीच डेटा पाठवला असेल.
जर स्त्रोताकडे शून्य क्रेडिट्स असतील, तर स्त्रोत त्याच चक्रात डेटा ट्रान्सफर सुरू करू शकत नाही ज्याला क्रेडिट्स मिळतात. त्याचप्रमाणे, जर सिंकने त्याच्या maxCredit मालमत्तेइतकेच क्रेडिट हस्तांतरित केले असेल आणि त्याला डेटा प्राप्त झाला असेल, तर सिंकने डेटा प्राप्त केला त्याच चक्रात अपडेट पाठवू शकत नाही. अंमलबजावणीमध्ये एकत्रित पळवाट टाळण्यासाठी हे निर्बंध घालण्यात आले आहेत.
६.२.३. क्रेडिट्स परत करणे
Avalon स्ट्रीमिंग क्रेडिट प्रोटोकॉल रिटर्न_क्रेडिट सिग्नलला सपोर्ट करतो. क्रेडिट परत सिंक करण्यासाठी हे स्त्रोताद्वारे वापरले जाते. प्रत्येक सायकल या सिग्नलला ठामपणे सांगितले जाते, हे सूचित करते की स्त्रोत 1 क्रेडिट परत देत आहे. स्त्रोत एकाधिक क्रेडिट्स परत करू इच्छित असल्यास, हा सिग्नल एकाधिक चक्रांसाठी ठामपणे सांगणे आवश्यक आहे. उदाample, जर स्त्रोत 10 थकबाकी क्रेडिट्स परत करू इच्छित असेल, तर ते 10 चक्रांसाठी रिटर्न_क्रेडिट सिग्नलचा दावा करते. सिंकने त्याच्या अंतर्गत क्रेडिट देखभाल काउंटरमध्ये परत केलेल्या क्रेडिट्सचा हिशेब ठेवला पाहिजे. 0 पेक्षा जास्त क्रेडिट्स असतील तोपर्यंत क्रेडिट्स कोणत्याही वेळी स्त्रोताद्वारे परत केली जाऊ शकतात.
खालील आकृती स्त्रोत परत करणाऱ्या क्रेडिट्सचे उदाहरण देते. आकृतीत दाखवल्याप्रमाणे, outstanding_credit हा स्त्रोतासाठी अंतर्गत काउंटर आहे. जेव्हा स्त्रोत क्रेडिट परत करतो, तेव्हा हे काउंटर कमी केले जाते.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 57

आकृती 35. स्रोत परत करणारी क्रेडिट्स

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

टीप:

जरी वरील आकृती वैध रद्द केल्यावर क्रेडिट्स परत करणे दर्शवित असले तरी, रिटर्न_क्रेडिट देखील वैध आहे असा दावा केला जाऊ शकतो. या प्रकरणात, स्त्रोत प्रभावीपणे 2 क्रेडिट्स खर्च करतो: एक वैध आणि एक रिटर्न_क्रेडिटसाठी.

६.३. Avalon स्ट्रीमिंग क्रेडिट वापरकर्ता सिग्नल
वापरकर्ता सिग्नल हे पर्यायी साइडबँड सिग्नल आहेत जे डेटासह वाहतात. जेव्हा डेटा वैध असेल तेव्हाच ते वैध मानले जातात. वापरकर्ता सिग्नलचा कोणताही परिभाषित अर्थ किंवा उद्देश नसतो हे लक्षात घेता, हे सिग्नल वापरताना सावधगिरी बाळगणे आवश्यक आहे. एकमेकांना जोडलेले दोन IP वापरकर्ता सिग्नलच्या भूमिकेशी सहमत आहेत याची खात्री करणे ही सिस्टम डिझायनरची जबाबदारी आहे.
दोन प्रकारचे वापरकर्ता सिग्नल प्रस्तावित केले जात आहेत: प्रति-प्रतीक वापरकर्ता सिग्नल आणि प्रति-पॅकेट वापरकर्ता सिग्नल.
६.३.१. प्रति-चिन्ह वापरकर्ता सिग्नल
नावाप्रमाणेच, डेटा प्रति-प्रतीक वापरकर्ता सिग्नल (symbol_user) प्रति चिन्ह परिभाषित करतो. डेटामधील प्रत्येक चिन्हामध्ये वापरकर्ता सिग्नल असू शकतो. उदाample, जर डेटामधील चिन्हांची संख्या 8 असेल आणि प्रतीक_वापरकर्ता रुंदी 2 बिट्स असेल, तर प्रतीक_वापरकर्ता सिग्नलची एकूण रुंदी 16 बिट्स असेल.
जेव्हा डेटा वैध असेल तेव्हाच Symbol_user वैध आहे. डेटा वैध असताना स्त्रोत प्रत्येक चक्रात हा सिग्नल बदलू शकतो. सिंक रिक्त चिन्हांसाठी प्रतीक_वापरकर्ता बिट्सच्या मूल्याकडे दुर्लक्ष करू शकते.
जर हा सिग्नल असलेला स्त्रोत एखाद्या सिंकशी जोडला गेला असेल ज्याच्या इंटरफेसवर हा सिग्नल नसेल, तर स्त्रोताकडून येणारा सिग्नल जनरेट केलेल्या इंटरकनेक्टमध्ये लटकत राहतो.
जर हा सिग्नल नसलेला स्त्रोत एखाद्या सिंकशी जोडला गेला असेल ज्याच्या इंटरफेसवर हा सिग्नल असेल, तर सिंकचा इनपुट वापरकर्ता सिग्नल 0 शी जोडतो.
डेटामध्ये स्त्रोत आणि सिंक दोन्ही समान चिन्हे असल्यास, दोन्हीसाठी वापरकर्ता सिग्नल समान रूंदी असणे आवश्यक आहे. अन्यथा, ते कनेक्ट केले जाऊ शकत नाहीत.

Avalon® इंटरफेस तपशील 58

अभिप्राय पाठवा

6. Avalon स्ट्रीमिंग क्रेडिट इंटरफेस
683091 | 2022.01.24
जर विस्तृत स्त्रोत अरुंद सिंकशी जोडलेला असेल आणि दोन्हीकडे प्रति-प्रतीक वापरकर्ता सिग्नल असतील, तर दोन्हीकडे प्रत्येक चिन्हाशी संबंधित वापरकर्ता सिग्नलचे समान बिट्स असणे आवश्यक आहे. उदाample, जर 16-प्रतीक स्त्रोतामध्ये प्रत्येक चिन्हाशी संबंधित वापरकर्ता सिग्नलचे 2 बिट असतील (एकूण वापरकर्ता सिग्नलच्या 32 बिट्ससाठी), तर 4-सिंबल सिंकमध्ये 8-बिट रुंद वापरकर्ता सिग्नल असणे आवश्यक आहे (2 बिट प्रत्येक चिन्ह). डेटा फॉरमॅट ॲडॉप्टर 16-सिम्बॉल सोर्स डेटाला 4-सिंबल सिंक डेटामध्ये आणि 32-बिट यूजर सिग्नलला 8-बिट यूजर सिग्नलमध्ये रूपांतरित करू शकतो. डेटा फॉरमॅट ॲडॉप्टर संबंधित वापरकर्ता सिग्नल बिट्ससह चिन्हांचा संबंध राखतो.
त्याचप्रमाणे, जर एक अरुंद स्त्रोत रुंद सिंकशी जोडलेला असेल आणि दोन्हीकडे प्रति-प्रतीक वापरकर्ता सिग्नल असतील, तर दोन्हीकडे प्रत्येक चिन्हाशी संबंधित वापरकर्ता सिग्नलचे समान बिट्स असणे आवश्यक आहे. उदाample, जर 4-चिन्ह स्त्रोतामध्ये प्रत्येक चिन्हाशी संबंधित वापरकर्ता सिग्नलचे 2 बिट असतील (एकूण 8 बिट वापरकर्ता सिग्नलसाठी), तर 16-सिंबल सिंकमध्ये 32-बिट रुंद वापरकर्ता सिग्नल असणे आवश्यक आहे (2 बिट प्रत्येक चिन्ह). डेटा फॉरमॅट ॲडॉप्टर 4-सिम्बॉल सोर्स डेटाला 16-सिंबल सिंक डेटामध्ये आणि 8-बिट यूजर सिग्नलला 32-बिट यूजर सिग्नलमध्ये रूपांतरित करू शकतो. डेटा फॉरमॅट ॲडॉप्टर संबंधित वापरकर्ता सिग्नल बिट्ससह चिन्हांचा संबंध राखतो. पॅकेट डेटा रुंदीच्या गुणोत्तरापेक्षा लहान असल्यास, डेटा फॉरमॅट ॲडॉप्टर त्यानुसार रिकाम्याचे मूल्य सेट करते. सिंकने रिक्त चिन्हांशी संबंधित वापरकर्ता बिट्सच्या मूल्याकडे दुर्लक्ष केले पाहिजे.
६.३.२. प्रति-पॅकेट वापरकर्ता सिग्नल
प्रतीक_वापरकर्ता व्यतिरिक्त, प्रति-पॅकेट वापरकर्ता सिग्नल (पॅकेट_वापरकर्ता) देखील इंटरफेसवर घोषित केले जाऊ शकतात. पॅकेट_वापरकर्ता अनियंत्रित रुंदीचा असू शकतो. प्रतीक_वापरकर्ता विपरीत, packet_user संपूर्ण पॅकेटमध्ये स्थिर राहणे आवश्यक आहे, म्हणजे त्याचे मूल्य पॅकेटच्या सुरूवातीस सेट केले जावे आणि पॅकेटच्या शेवटपर्यंत समान राहिले पाहिजे. हे निर्बंध डेटा फॉरमॅट ॲडॉप्टरची अंमलबजावणी सुलभ करते कारण ते प्रतिकृती किंवा चॉप (विस्तृत स्त्रोत, अरुंद सिंक) किंवा काँकेटनेट (अरुंद स्रोत, विस्तृत सिंक) packet_user पर्याय काढून टाकते.
जर स्त्रोतामध्ये packet_user असेल आणि सिंक नसेल, तर स्त्रोतातील packet_user लटकत राहतो. अशा परिस्थितीत, सिस्टम डिझाइनरने सावधगिरी बाळगली पाहिजे आणि या सिग्नलवर कोणतीही गंभीर नियंत्रण माहिती प्रसारित करू नये कारण ती पूर्णपणे किंवा अंशतः दुर्लक्षित आहे.
जर स्त्रोतामध्ये packet_user नसेल आणि सिंक असेल तर, packet_user to sink 0 ने बांधला जाईल.

अभिप्राय पाठवा

Avalon® इंटरफेस तपशील 59

683091 | 2022.01.24 फीडबॅक पाठवा

7. एव्हलॉन कंड्युट इंटरफेस

टीप:

एव्हलॉन कंड्यूट इंटरफेस सिग्नलचा अनियंत्रित संग्रह गट करतात. आपण कंड्युट सिग्नलसाठी कोणतीही भूमिका निर्दिष्ट करू शकता. तथापि, जेव्हा तुम्ही नळ जोडता, तेव्हा भूमिका आणि रुंदी जुळली पाहिजे आणि दिशा विरुद्ध असली पाहिजेत. Avalon Conduit इंटरफेसमध्ये इनपुट, आउटपुट आणि द्विदिशात्मक सिग्नल समाविष्ट असू शकतात. लॉजिकल सिग्नल ग्रुपिंग प्रदान करण्यासाठी मॉड्यूलमध्ये एकाधिक Avalon Conduit इंटरफेस असू शकतात. कंड्युट इंटरफेस संबंधित घड्याळ घोषित करू शकतात. कनेक्टेड कंड्युट इंटरफेस वेगवेगळ्या क्लॉक डोमेनमध्ये असताना, प्लॅटफॉर्म डिझायनर एक त्रुटी संदेश व्युत्पन्न करतो.
शक्य असल्यास, Avalon Conduit इंटरफेस तयार करण्याऐवजी तुम्ही मानक Avalon-MM किंवा Avalon-ST इंटरफेस वापरावे. प्लॅटफॉर्म डिझायनर या इंटरफेससाठी प्रमाणीकरण आणि अनुकूलन प्रदान करतो. प्लॅटफॉर्म डिझायनर Avalon Conduit इंटरफेससाठी प्रमाणीकरण किंवा अनुकूलन प्रदान करू शकत नाही.
कंड्युट इंटरफेस सामान्यत: ऑफ-चिप डिव्हाइस सिग्नल चालविण्यासाठी वापरले जातात, जसे की SDRAM पत्ता, डेटा आणि नियंत्रण सिग्नल.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

ISO 9001:2015 नोंदणीकृत

7. Avalon Conduit Interfaces 683091 | 2022.01.24

आकृती 36. कंड्युट इंटरफेसवर लक्ष केंद्रित करा

इथरनेट PHY

एव्हलॉन-एमएम सिस्टम
Avalon-MM प्रोसेसर
यजमान

इथरनेट MAC
Avalon-MM होस्ट

सानुकूल तर्कशास्त्र
Avalon-MM होस्ट

सिस्टम इंटरकनेक्ट फॅब्रिक

Avalon-MM एजंट
SDRAM नियंत्रक

एव्हलॉन एजंट
सानुकूल तर्कशास्त्र

कंड्युट इंटरफेस
SDRAM मेमरी

7.

कागदपत्रे / संसाधने

इंटेल MNL-AVABUSREF Avalon इंटरफेस [pdf] वापरकर्ता मॅन्युअल एमएनएल-अवाबुसरेफ, एव्हलॉन इंटरफेस, एमएनएल-अवाबुसरेफ एव्हलॉन इंटरफेस

संदर्भ

• वापरकर्ता मॅन्युअल