Fronthaul Compression FPGA IP
वापरकर्ता मार्गदर्शक
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP वापरकर्ता मार्गदर्शक
Intel® Quartus® Prime साठी अपडेट केले
डिझाइन सूट: 21.4 IP
आवृत्ती: 1.0.1
Fronthaul Compression Intel® FPGA IP बद्दल
Fronthaul Compression IP मध्ये U-plane IQ डेटासाठी कॉम्प्रेशन आणि डीकंप्रेशन असते. कॉम्प्रेशन इंजिन वापरकर्ता डेटा कॉम्प्रेशन हेडर (udCompHdr) वर आधारित µ-law किंवा ब्लॉक फ्लोटिंग-पॉइंट कॉम्प्रेशनची गणना करते. हा IP IQ डेटा, कंड्युट सिग्नल आणि मेटाडेटा आणि साइडबँड सिग्नलसाठी Avalon स्ट्रीमिंग इंटरफेस आणि नियंत्रण आणि स्थिती नोंदणी (CSRs) साठी Avalon मेमरी-मॅप केलेला इंटरफेस वापरतो.
IP नकाशे संकुचित IQs आणि वापरकर्ता डेटा कॉम्प्रेशन पॅरामीटर (udCompParam) O-RAN तपशील O-RAN Fronthaul नियंत्रण, वापरकर्ता आणि सिंक्रोनाइझेशन प्लेन आवृत्ती 3.0 एप्रिल 2020 (O-RAN-WG4.CUS) मध्ये निर्दिष्ट केलेल्या सेक्शन पेलोड फ्रेम फॉरमॅटनुसार .0-v03.00). अॅव्हलॉन स्ट्रीमिंग सिंक आणि सोर्स इंटरफेस डेटा रुंदी अॅप्लिकेशन इंटरफेससाठी 128-बिट आणि ट्रान्सपोर्ट इंटरफेससाठी 64 बिट्स आहेत जे 2:1 च्या कमाल कॉम्प्रेसोइन गुणोत्तराला समर्थन देतात.
संबंधित माहिती
ओ-रॅन webसाइट
१.१. Fronthaul Compression Intel® FPGA IP वैशिष्ट्ये
- कायदा आणि ब्लॉक फ्लोटिंग पॉइंट कॉम्प्रेशन आणि डीकंप्रेशन
- IQ रुंदी 8-बिट ते 16-बिट
- यू-प्लेन आयक्यू फॉरमॅट आणि कॉम्प्रेशन हेडरचे स्थिर आणि डायनॅमिक कॉन्फिगरेशन
- मल्टी सेक्शन पॅकेट (जर O-RAN कंप्लायंट चालू असेल)
१.२. Fronthaul Compression Intel® FPGA IP डिव्हाइस फॅमिली सपोर्ट
Intel FPGA IP साठी इंटेल खालील डिव्हाइस समर्थन स्तर ऑफर करते:
- अॅडव्हान्स सपोर्ट – आयपी या डिव्हाइस कुटुंबासाठी सिम्युलेशन आणि संकलनासाठी उपलब्ध आहे. FPGA प्रोग्रामिंग file क्वार्टस प्राइम प्रो स्ट्रॅटिक्स 10 एडिशन बीटा सॉफ्टवेअरसाठी (.pof) सपोर्ट उपलब्ध नाही आणि आयपी टायमिंग बंद होण्याची खात्री देता येत नाही. वेळेच्या मॉडेल्समध्ये प्रारंभिक पोस्ट-लेआउट माहितीवर आधारित विलंबांचे प्रारंभिक अभियांत्रिकी अंदाज समाविष्ट आहेत. सिलिकॉन चाचणी वास्तविक सिलिकॉन आणि टाइमिंग मॉडेलमधील परस्परसंबंध सुधारते म्हणून वेळेचे मॉडेल बदलू शकतात. तुम्ही हा आयपी कोर सिस्टम आर्किटेक्चर आणि रिसोर्स युटिलायझेशन स्टडीज, सिम्युलेशन, पिनआउट, सिस्टम लेटन्सी असेसमेंट, बेसिक टाइमिंग असेसमेंट (पाइपलाइन बजेटिंग) आणि I/O ट्रान्सफर स्ट्रॅटेजी (डेटा-पाथ रुंदी, बर्स्ट डेप्थ, I/O स्टँडर्ड्स ट्रेडऑफ) साठी वापरू शकता. ).
- प्राथमिक समर्थन- इंटेल या डिव्हाइस कुटुंबासाठी प्राथमिक वेळेच्या मॉडेलसह IP कोर सत्यापित करते. IP कोर सर्व कार्यात्मक आवश्यकता पूर्ण करतो, परंतु तरीही डिव्हाइस कुटुंबासाठी वेळेचे विश्लेषण केले जात आहे. आपण ते उत्पादन डिझाइनमध्ये सावधगिरीने वापरू शकता.
- अंतिम समर्थन – इंटेल या डिव्हाइस कुटुंबासाठी अंतिम वेळेच्या मॉडेलसह IP सत्यापित करते. IP डिव्हाइस कुटुंबासाठी सर्व कार्यात्मक आणि वेळेच्या आवश्यकता पूर्ण करतो. आपण ते उत्पादन डिझाइनमध्ये वापरू शकता.
तक्ता 1. फ्रॉनथॉल कॉम्प्रेशन आयपी डिव्हाइस फॅमिली सपोर्ट
| डिव्हाइस कुटुंब | सपोर्ट |
| Intel® Agilex™ (ई-टाइल) | प्राथमिक |
| इंटेल एजिलेक्स (एफ-टाइल) | आगाऊ |
| Intel Arria® 10 | अंतिम |
| Intel Stratix® 10 (केवळ एच-, आणि ई-टाइल उपकरणे) | अंतिम |
| इतर डिव्हाइस कुटुंबे | आधार नाही |
तक्ता 2. डिव्हाइस समर्थित स्पीड ग्रेड
| डिव्हाइस कुटुंब | FPGA फॅब्रिक गती ग्रेड |
| इंटेल एजिलेक्स | 3 |
| इंटेल एरिया 10 | 2 |
| इंटेल स्ट्रॅटिक्स 10 | 2 |
१.३. Fronthaul Compression Intel FPGA IP साठी माहिती सोडा
इंटेल FPGA IP आवृत्त्या इंटेल क्वार्टस® प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्यांशी v19.1 पर्यंत जुळतात. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 मध्ये प्रारंभ करून, इंटेल FPGA IP मध्ये नवीन आवृत्ती योजना आहे.
Intel FPGA IP आवृत्ती (XYZ) क्रमांक प्रत्येक इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्तीसह बदलू शकतो. यामध्ये बदल:
- X हे IP चे मोठे पुनरावृत्ती सूचित करते. तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअर अपडेट केल्यास, तुम्ही आयपी पुन्हा निर्माण करणे आवश्यक आहे.
- Y सूचित करते की IP मध्ये नवीन वैशिष्ट्ये समाविष्ट आहेत. या नवीन वैशिष्ट्यांचा समावेश करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- Z सूचित करते की IP मध्ये किरकोळ बदल समाविष्ट आहेत. हे बदल समाविष्ट करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
तक्ता 3. फ्रॉनथॉल कॉम्प्रेशन आयपी रिलीझ माहिती
| आयटम | वर्णन |
| आवृत्ती | 1.0.1 |
| प्रकाशन तारीख | फेब्रुवारी 2022 |
| ऑर्डरिंग कोड | IP-FH-COMP |
१.४. Fronthaul Compression Performance and Resource Usage
Intel Agilex डिव्हाइस, Intel Arria 10 डिव्हाइस आणि Intel Stratix 10 डिव्हाइसला लक्ष्य करणारी IP ची संसाधने
तक्ता 4. फ्रॉनथॉल कॉम्प्रेशन परफॉर्मन्स आणि रिसोर्सचा वापर
सर्व नोंदी कॉम्प्रेशन आणि डीकंप्रेशन डेटा दिशानिर्देश IP साठी आहेत
| साधन | IP | ALMs | लॉजिक रजिस्टर | M20K | |
| प्राथमिक | दुय्यम | ||||
| इंटेल एजिलेक्स | ब्लॉक-फ्लोटिंग पॉइंट | 14,969 | 25,689 | 6,093 | 0 |
| µ-कायदा | 22,704 | 39,078 | 7,896 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट आणि µ-लॉ | 23,739 | 41,447 | 8,722 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट, µ-लॉ, आणि विस्तारित IQ रुंदी | 23,928 | 41,438 | 8,633 | 0 | |
| इंटेल एरिया 10 | ब्लॉक-फ्लोटिंग पॉइंट | 12,403 | 16,156 | 5,228 | 0 |
| µ-कायदा | 18,606 | 23,617 | 5,886 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट आणि µ-लॉ | 19,538 | 24,650 | 6,140 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट, µ-लॉ, आणि विस्तारित IQ रुंदी | 19,675 | 24,668 | 6,141 | 0 | |
| इंटेल स्ट्रॅटिक्स 10 | ब्लॉक-फ्लोटिंग पॉइंट | 16,852 | 30,548 | 7,265 | 0 |
| µ-कायदा | 24,528 | 44,325 | 8,080 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट आणि µ-लॉ | 25,690 | 47,357 | 8,858 | 0 | |
| ब्लॉक-फ्लोटिंग पॉइंट, µ-लॉ, आणि विस्तारित IQ रुंदी | 25,897 | 47,289 | 8,559 | 0 | |
Fronthaul Compression Intel FPGA IP सह प्रारंभ करणे
Fronthaul Compression IP स्थापित करणे, पॅरामीटराइझ करणे, सिम्युलेट करणे आणि आरंभ करणे याचे वर्णन करते.
२.१. Fronthaul Compression IP प्राप्त करणे, स्थापित करणे आणि परवाना देणे
Fronthaul Compression IP हा एक विस्तारित Intel FPGA IP आहे जो इंटेल क्वार्टस प्राइम रिलीजमध्ये समाविष्ट केलेला नाही.
- तुमच्याकडे नसेल तर माझे इंटेल खाते तयार करा.
- सेल्फ-सर्व्हिस लायसन्सिंग सेंटर (SSLC) मध्ये प्रवेश करण्यासाठी लॉग इन करा.
- Fronthaul Compression IP खरेदी करा.
- SSLC पृष्ठावर, IP साठी चालवा क्लिक करा. तुम्हाला IP च्या इंस्‍टॉलेशनसाठी मार्गदर्शन करण्यासाठी SSLC एक इंस्टॉलेशन डायलॉग बॉक्स प्रदान करते.
- इंटेल क्वार्टस प्राइम फोल्डर सारख्या ठिकाणी स्थापित करा.
तक्ता 5. फ्रॉनथॉल कॉम्प्रेशन इंस्टॉलेशन स्थाने
| स्थान | सॉफ्टवेअर | प्लॅटफॉर्म |
| :\intelFPGA_pro\\quartus\ip \altera_Cloud | इंटेल क्वार्टस प्राइम प्रो एडिशन | विंडोज* |
| :/intelFPGA_pro// quartus/ip/altera_cloud | इंटेल क्वार्टस प्राइम प्रो एडिशन | लिनक्स * |
आकृती 1. फ्रॉनथॉल कॉम्प्रेशन आयपी इंस्टॉलेशन डिरेक्टरी स्ट्रक्चर इंटेल क्वार्टस प्राइम इंस्टॉलेशन डिरेक्टरी
Fronthaul Compression Intel FPGA IP आता IP कॅटलॉगमध्ये दिसते.
संबंधित माहिती
- इंटेल FPGA webसाइट
- स्वयं-सेवा परवाना केंद्र (SSLC)
२.२. Fronthaul Compression IP चे पॅरामीटराइझिंग
आयपी पॅरामीटर एडिटरमध्ये तुमची सानुकूल IP भिन्नता द्रुतपणे कॉन्फिगर करा.
- इंटेल क्वार्टस प्राइम प्रो एडिशन प्रोजेक्ट तयार करा ज्यामध्ये तुमचा आयपी कोर समाकलित करा.
a इंटेल क्वार्टस प्राइम प्रो एडिशनमध्ये, क्लिक करा File नवीन इंटेल क्वार्टस प्राइम प्रोजेक्ट तयार करण्यासाठी नवीन प्रोजेक्ट विझार्ड, किंवा File विद्यमान क्वार्टस प्राइम प्रकल्प उघडण्यासाठी प्रकल्प उघडा. विझार्ड आपल्याला डिव्हाइस निर्दिष्ट करण्यास सूचित करतो.
b IP साठी स्पीड ग्रेड आवश्यकता पूर्ण करणारे डिव्हाइस कुटुंब निर्दिष्ट करा.
c समाप्त क्लिक करा. - IP कॅटलॉगमध्ये, Fronthaul Compression Intel FPGA IP निवडा. नवीन IP भिन्नता विंडो दिसेल.
- तुमच्या नवीन सानुकूल IP भिन्नतेसाठी उच्च-स्तरीय नाव निर्दिष्ट करा. पॅरामीटर एडिटर आयपी व्हेरिएशन सेटिंग्ज a मध्ये सेव्ह करतो file नाव दिले .ip
- ओके क्लिक करा. पॅरामीटर एडिटर दिसेल.
आकृती 2. फ्रॉनथॉल कॉम्प्रेशन आयपी पॅरामीटर एडिटर - तुमच्या IP भिन्नतेसाठी पॅरामीटर्स निर्दिष्ट करा. विशिष्ट IP पॅरामीटर्सबद्दल माहितीसाठी पॅरामीटर्स पहा.
- डिझाईन एक्स वर क्लिक कराample टॅब आणि तुमच्या डिझाइनसाठी पॅरामीटर्स निर्दिष्ट कराampले
आकृती 3. डिझाइन उदाampपॅरामीटर संपादक - क्लिक करा HDL व्युत्पन्न करा. जनरेशन डायलॉग बॉक्स दिसेल.
- आउटपुट निर्दिष्ट करा file जनरेशन पर्याय, आणि नंतर जनरेट क्लिक करा. आयपी भिन्नता files तुमच्या वैशिष्ट्यांनुसार व्युत्पन्न करा.
- समाप्त क्लिक करा. पॅरामीटर एडिटर उच्च-स्तरीय .ip जोडतो file वर्तमान प्रकल्पास स्वयंचलितपणे. तुम्हाला स्वहस्ते .ip जोडण्यासाठी सूचित केले असल्यास file प्रकल्पासाठी, प्रकल्प जोडा/काढून टाका वर क्लिक करा Files जोडण्यासाठी प्रकल्पात file.
- तुमचा आयपी व्हेरिएशन व्युत्पन्न केल्यानंतर आणि इन्स्टंट केल्यावर, पोर्ट कनेक्ट करण्यासाठी योग्य पिन असाइनमेंट करा आणि योग्य प्रति-इंस्टन्स RTL पॅरामीटर्स सेट करा.
२.२.१. फ्रंटथॉल कॉम्प्रेशन आयपी पॅरामीटर्स
तक्ता 6. फ्रॉनथॉल कॉम्प्रेशन आयपी पॅरामीटर्स
| नाव | वैध मूल्ये |
वर्णन |
| डेटा दिशा | TX आणि RX, फक्त TX, फक्त RX | कॉम्प्रेशनसाठी TX निवडा; डीकंप्रेशनसाठी आरएक्स. |
| कम्प्रेशन पद्धत | BFP, mu-Law, किंवा BFP आणि mu-Law | ब्लॉक फ्लोटिंग पॉइंट, µ-लॉ किंवा दोन्ही निवडा. |
| मेटाडेटा रुंदी | 0 (मेटाडेटा पोर्ट अक्षम करा), 32, 64, 96, 128 (बिट) | मेटाडेटा बसची बिट रुंदी निर्दिष्ट करा (संकुचित डेटा). |
| विस्तारित IQ रुंदी सक्षम करा | चालू किंवा बंद | 8-बिट ते 16-बिट समर्थीत IqWidth साठी चालू करा. 9, 12, 14 आणि 16-बिट्सच्या समर्थित IqWidth साठी बंद करा. |
| O-RAN अनुरूप | चालू किंवा बंद | मेटाडेटा पोर्टसाठी ORAN IP मॅपिंग फॉलो करण्यासाठी चालू करा आणि प्रत्येक सेक्शन हेडरसाठी मेटाडेटा वैध सिग्नलचा दावा करा. IP फक्त 128-बिट रुंदीच्या मेटाडेटाला सपोर्ट करतो. IP एकल विभाग आणि प्रति पॅकेट एकाधिक विभागांना समर्थन देतो. मेटाडेटा वैध प्रतिपादनासह प्रत्येक विभागात वैध आहे. बंद करा जेणेकरून आयपी मेटाडेटा पासथ्रू कंड्युट सिग्नल म्हणून वापरेल ज्यामध्ये मॅपिंगची आवश्यकता नाही (उदा: U-plane numPrb 0 गृहित धरले आहे). IP 0 च्या मेटाडेटा रुंदीचे समर्थन करते (मेटाडेटा पोर्ट अक्षम करा), 32, 64, 96, 128 बिट. IP प्रति पॅकेट सिंगल सेक्शनला सपोर्ट करतो. प्रत्येक पॅकेटसाठी मेटाडेटा वैध प्रतिपादनावर मेटाडेटा फक्त एकदाच वैध आहे. |
२.३. व्युत्पन्न आयपी File रचना
इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअर खालील IP कोर आउटपुट व्युत्पन्न करते file रचना
तक्ता 7. व्युत्पन्न केलेला IP Files
| File नाव |
वर्णन |
| <your_ip>.आयपी | प्लॅटफॉर्म डिझायनर सिस्टम किंवा उच्च-स्तरीय IP भिन्नता file.your_ip> हे नाव आहे जे तुम्ही तुमचा IP भिन्नता देता. |
| <your_ip>.cmp | VHDL घटक घोषणा (.cmp) file एक मजकूर आहे file ज्यामध्ये स्थानिक जेनेरिक आणि पोर्ट व्याख्या आहेत ज्या तुम्ही VHDL डिझाइनमध्ये वापरू शकता files. |
| <your_ip>.html | एक अहवाल ज्यामध्ये कनेक्शन माहिती, प्रत्येक गुलामाचा पत्ता दर्शविणारा एक मेमरी नकाशा ज्यामध्ये तो कनेक्ट केलेला आहे त्या प्रत्येक मास्टरचा पत्ता आणि पॅरामीटर असाइनमेंट. |
| <your_ip>_generation.rpt | आयपी किंवा प्लॅटफॉर्म डिझायनर जनरेशन लॉग file. IP निर्मिती दरम्यान संदेशांचा सारांश. |
| <your_ip>.qgsimc | वाढीव पुनरुत्पादनास समर्थन देण्यासाठी सिम्युलेशन पॅरामीटर्स सूचीबद्ध करते. |
| <your_ip>.qgsynthc | वाढीव पुनरुत्पादनास समर्थन देण्यासाठी संश्लेषण पॅरामीटर्स सूचीबद्ध करते. |
| <your_ip>.qip | इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये आयपी घटक एकत्रित आणि संकलित करण्यासाठी आयपी घटकाबद्दल सर्व आवश्यक माहिती समाविष्ट आहे. |
| <your_ip>.sopcinfo | तुमच्या प्लॅटफॉर्म डिझायनर सिस्टममधील कनेक्शन आणि आयपी घटक पॅरामीटरायझेशनचे वर्णन करते. जेव्हा तुम्ही IP घटकांसाठी सॉफ्टवेअर ड्रायव्हर्स विकसित करता तेव्हा आवश्यकता प्राप्त करण्यासाठी तुम्ही त्यातील सामग्रीचे विश्लेषण करू शकता. डाउनस्ट्रीम टूल्स जसे की Nios® II टूल चेन हे वापरतात file. .sopcinfo file आणि system.h file Nios II टूल साखळीसाठी व्युत्पन्न केलेल्या प्रत्येक गुलामाला प्रवेश करणार्‍या प्रत्येक मास्टरच्या सापेक्ष पत्ता नकाशा माहिती समाविष्ट करते. एका विशिष्ट गुलाम घटकामध्ये प्रवेश करण्यासाठी भिन्न मास्टर्सकडे भिन्न पत्ता नकाशा असू शकतो. |
| <your_ip>.csv | IP घटकाच्या अपग्रेड स्थितीबद्दल माहिती असते. |
| <your_ip>.bsf | ब्लॉक प्रतीक File (.bsf) इंटेल क्वार्टस प्राइम ब्लॉक डायग्राममध्ये वापरण्यासाठी IP भिन्नतेचे प्रतिनिधित्व Files (.bdf). |
| <your_ip>.एसपीडी | आवश्यक इनपुट file सपोर्टेड सिम्युलेटरसाठी सिम्युलेशन स्क्रिप्ट व्युत्पन्न करण्यासाठी ip-make-simscript साठी. .एसपीडी file ची यादी समाविष्ट आहे files सिम्युलेशनसाठी व्युत्पन्न केले आहे, तसेच तुम्ही आरंभ करू शकता अशा आठवणींबद्दल माहिती. |
| <your_ip>.ppf | पिन प्लॅनर File (.ppf) पिन प्लॅनरसह वापरण्यासाठी तयार केलेल्या IP घटकांसाठी पोर्ट आणि नोड असाइनमेंट संग्रहित करते. |
| <your_ip>_bb.v | तुम्ही व्हेरिलॉग ब्लॅक-बॉक्स (_bb.v) वापरू शकता file ब्लॅक बॉक्स म्हणून वापरण्यासाठी रिक्त मॉड्यूल घोषणा म्हणून. |
| <your_ip>_inst.v किंवा _inst.vhd | एचडीएल माजीample instantiation टेम्पलेट. तुम्ही त्यातील मजकूर कॉपी आणि पेस्ट करू शकता file तुमच्या HDL मध्ये file IP भिन्नता त्वरित करण्यासाठी. |
| <your_ip>.v किंवाyour_ip>.vhd | एचडीएल files जे संश्लेषण किंवा सिम्युलेशनसाठी प्रत्येक सबमॉड्यूल किंवा चाइल्ड आयपी कोर इन्स्टंट करते. |
| मार्गदर्शक/ | सिम्युलेशन सेट करण्यासाठी आणि रन करण्यासाठी ModelSim* स्क्रिप्ट msim_setup.tcl समाविष्टीत आहे. |
| synopsys/vcs/ synopsys/vcsmx/ | VCS* सिम्युलेशन सेट करण्यासाठी आणि चालविण्यासाठी शेल स्क्रिप्ट vcs_setup.sh समाविष्टीत आहे. एक शेल स्क्रिप्ट vcsmx_setup.sh आणि synopsys_ sim.setup समाविष्टीत आहे file VCS MX* सिम्युलेशन सेट करण्यासाठी आणि चालवण्यासाठी. |
| ताल/ | शेल स्क्रिप्ट ncsim_setup.sh आणि इतर सेटअप समाविष्टीत आहे fileएनसीएसआयएम* सिम्युलेशन सेट करणे आणि चालवणे. |
| aldec/ | Aldec* सिम्युलेशन सेट करण्यासाठी आणि चालविण्यासाठी शेल स्क्रिप्ट rivierapro_setup.sh समाविष्टीत आहे. |
| xcelium/ | शेल स्क्रिप्ट xcelium_setup.sh आणि इतर सेटअप समाविष्टीत आहे files Xcelium* सिम्युलेशन सेट अप आणि चालवणे. |
| सबमॉड्यूल्स/ | एचडीएल समाविष्ट आहे fileआयपी कोर सबमॉड्यूल्ससाठी s. |
| <मूल आयपी कोर>/ | प्रत्येक जनरेट केलेल्या चाइल्ड आयपी कोर निर्देशिकेसाठी, प्लॅटफॉर्म डिझायनर सिंथ/ आणि सिम/ उप-डिरेक्टरी व्युत्पन्न करतो. |
Fronthaul Compression IP कार्यात्मक वर्णन
आकृती 4. फ्रॉनथॉल कॉम्प्रेशन आयपीमध्ये कॉम्प्रेशन आणि डीकंप्रेशन समाविष्ट आहे. फ्रंटथॉल कॉम्प्रेशन आयपी ब्लॉक आकृती
कॉम्प्रेशन आणि डीकंप्रेशन
प्रीप्रोसेसिंग ब्लॉक-आधारित बिट शिफ्ट ब्लॉक 12 संसाधन घटकांच्या (REs) संसाधन ब्लॉकसाठी इष्टतम बिट-शिफ्ट्स व्युत्पन्न करते. ब्लॉक क्वांटायझेशन आवाज कमी करते, विशेषतः कमी-amplitude sampलेस त्यामुळे, ते कॉम्प्रेशनद्वारे सादर होणारी त्रुटी वेक्टर मॅग्निट्यूड (EVM) कमी करते. कॉम्प्रेशन अल्गोरिदम पॉवर व्हॅल्यूपासून जवळजवळ स्वतंत्र आहे. जटिल इनपुट गृहीत धरून samples हे x = x1 + jxQ आहे, संसाधन ब्लॉकसाठी वास्तविक आणि काल्पनिक घटकांचे कमाल निरपेक्ष मूल्य आहे:
संसाधन ब्लॉकसाठी कमाल निरपेक्ष मूल्य असणे, खालील समीकरण त्या संसाधन ब्लॉकला नियुक्त केलेले डावे शिफ्ट मूल्य निर्धारित करते:
जेथे बिटविड्थ ही इनपुट बिट रुंदी असते.
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 च्या कॉम्प्रेशन रेशोला सपोर्ट करतो.
म्यू-लॉ कॉम्प्रेशन आणि डीकंप्रेशन
अल्गोरिदम म्यू-लॉ कंपँडिंग तंत्र वापरते, जे स्पीच कॉम्प्रेशन मोठ्या प्रमाणावर वापरते. हे तंत्र राउंडिंग आणि बिट-ट्रंकेशन करण्यापूर्वी फंक्शन, f(x) सह कंप्रेसरद्वारे इनपुट अनकम्प्रेस्ड सिग्नल, x पास करते. तंत्र इंटरफेसवर संकुचित डेटा, y, पाठवते. प्राप्त डेटा एका विस्तारित फंक्शनमधून जातो (जे कॉम्प्रेसरचे व्यस्त आहे, F-1(y). तंत्र कमीतकमी परिमाणीकरण त्रुटीसह असंपीडित डेटाचे पुनरुत्पादन करते.
समीकरण 1. कंप्रेसर आणि डीकंप्रेसर फंक्शन्स
Mu-law IQ कम्प्रेशन अल्गोरिदम O-RAN तपशीलाचे अनुसरण करते.
संबंधित माहिती
ओ-रॅन webसाइट
३.१. फ्रंटथॉल कॉम्प्रेशन आयपी सिग्नल
आयपी कनेक्ट करा आणि नियंत्रित करा.
घड्याळ आणि इंटरफेस सिग्नल रीसेट करा=
टेबल 8. घड्याळ आणि इंटरफेस सिग्नल रीसेट करा
| सिग्नलचे नाव | बिटविड्थ | दिशा |
वर्णन |
| tx_clk | 1 | इनपुट | ट्रान्समीटर घड्याळ. घड्याळ वारंवारता 390.625 Gbps साठी 25 MHz आणि 156.25 Gbps साठी 10 MHz आहे. सर्व ट्रान्समीटर इंटरफेस सिग्नल या घड्याळाशी समकालिक आहेत. |
| rx_clk | 1 | इनपुट | रिसीव्हर घड्याळ. घड्याळ वारंवारता 390.625 Gbps साठी 25 MHz आणि 156.25 Gbps साठी 10 MHz आहे. सर्व रिसीव्हर इंटरफेस सिग्नल या घड्याळाशी समकालिक आहेत. |
| csr_clk | 1 | इनपुट | CSR इंटरफेससाठी घड्याळ. घड्याळ वारंवारता 100 मेगाहर्ट्झ आहे. |
| tx_rst_n | 1 | इनपुट | tx_clk ला सिंक्रोनस ट्रान्समीटर इंटरफेससाठी सक्रिय कमी रीसेट. |
| rx_rst_n | 1 | इनपुट | rx_clk वर समकालिक रिसीव्हर इंटरफेससाठी सक्रिय कमी रीसेट. |
| csr_rst_n | 1 | इनपुट | CSR इंटरफेस सिंक्रोनस csr_clk साठी सक्रिय कमी रीसेट. |
ट्रान्समिट ट्रान्सपोर्ट इंटरफेस सिग्नल
तक्ता 9. ट्रान्समिट ट्रान्सपोर्ट इंटरफेस सिग्नल
सर्व सिग्नल प्रकार स्वाक्षरी नसलेले पूर्णांक आहेत.
|
सिग्नलचे नाव |
बिटविड्थ | दिशा |
वर्णन |
| tx_avst_source_valid | 1 | आउटपुट | ठामपणे सांगितल्यावर, avst_source_data वर वैध डेटा उपलब्ध आहे. |
| tx_avst_source_data | 64 | आउटपुट | udCompParam, iS सह PRB फील्डample आणि qSampले पुढील विभाग PRB फील्ड मागील विभाग PRB फील्डशी जोडलेले आहेत. |
| tx_avst_source_startofpacket | 1 | आउटपुट | फ्रेमचा पहिला बाइट दर्शवतो. |
| tx_avst_source_endofpacket | 1 | आउटपुट | फ्रेमचा शेवटचा बाइट दर्शवतो. |
| tx_avst_source_ready | 1 | इनपुट | ठामपणे सांगितल्यावर, वाहतूक स्तर डेटा स्वीकारण्यास तयार आहे. या इंटरफेससाठी readyLatency = 0. |
| tx_avst_source_empty | 3 | आउटपुट | जेव्हा avst_source_endofpacket ची खात्री केली जाते तेव्हा avst_source_data वर रिक्त बाइट्सची संख्या निर्दिष्ट करते. |
| tx_udcomphdr_o | 8 | आउटपुट | वापरकर्ता डेटा कॉम्प्रेशन हेडर फील्ड. tx_avst_source_valid सह सिंक्रोनस. कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करते डेटा विभागातील वापरकर्ता डेटासाठी. • [७:४] : udIqWidth • udIqWidth=16 साठी 0, अन्यथा udIqWidth e,g, च्या बरोबरीचे: — 0000b म्हणजे I आणि Q प्रत्येकी 16 बिट रुंद आहेत; — 0001b म्हणजे I आणि Q प्रत्येकी 1 बिट रुंद आहेत; — 1111b म्हणजे I आणि Q प्रत्येकी 15 बिट रुंद आहेत • [३:०] : udCompMeth - 0000b - संक्षेप नाही — 0001b - ब्लॉक-फ्लोटिंग पॉइंट — 0011b – µ-कायदा — इतर - भविष्यातील पद्धतींसाठी राखीव. |
| tx_metadata_o | METADATA_WIDTH | आउटपुट | कंड्युट सिग्नल पासथ्रू करतात आणि संकुचित होत नाहीत. tx_avst_source_valid सह सिंक्रोनस. कॉन्फिगर करण्यायोग्य बिटविड्थ METADATA_WIDTH. जेव्हा तुम्ही चालू कराल O-RAN अनुरूप, पहा तक्ता 13 पृष्ठ 17 वर.जेव्हा तुम्ही बंद करता O-RAN अनुरूप, हा सिग्नल फक्त तेव्हाच वैध असतो जेव्हा tx_avst_source_startofpacket 1 असेल. tx_metadata_o मध्ये वैध सिग्नल नसतो आणि वैध चक्र सूचित करण्यासाठी tx_avst_source_valid वापरतो. तुम्ही निवडता तेव्हा उपलब्ध नाही 0 मेटाडेटा पोर्ट अक्षम करा साठी मेटाडेटा रुंदी. |
वाहतूक इंटरफेस सिग्नल प्राप्त करा
तक्ता 10. वाहतूक इंटरफेस सिग्नल प्राप्त करा
या इंटरफेसवर कोणतेही बॅकप्रेशर नाही. या इंटरफेसमध्ये एव्हलॉन स्ट्रीमिंग रिक्त सिग्नल आवश्यक नाही कारण ते नेहमी शून्य असते.
| सिग्नलचे नाव | बिटविड्थ | दिशा |
वर्णन |
| rx_avst_sink_valid | 1 | इनपुट | ठामपणे सांगितल्यावर, avst_sink_data वर वैध डेटा उपलब्ध आहे. या इंटरफेसवर कोणतेही avst_sink_ready सिग्नल नाही. |
| rx_avst_sink_data | 64 | इनपुट | udCompParam, iS सह PRB फील्डample आणि qSampले पुढील विभाग PRB फील्ड मागील विभाग PRB फील्डशी जोडलेले आहेत. |
| rx_avst_sink_startofpacket | 1 | इनपुट | फ्रेमचा पहिला बाइट दर्शवतो. |
| rx_avst_sink_endofpacket | 1 | इनपुट | फ्रेमचा शेवटचा बाइट दर्शवतो. |
| rx_avst_sink_error | 1 | इनपुट | जेव्हा avst_sink_endofpacket सारख्याच चक्रात ठामपणे सांगितले जाते, तेव्हा वर्तमान पॅकेट त्रुटी पॅकेट असल्याचे सूचित करते |
| rx_udcomphdr_i | 8 | इनपुट | वापरकर्ता डेटा कॉम्प्रेशन हेडर फील्ड. rx_metadata_valid_i सह सिंक्रोनस. डेटा विभागात वापरकर्ता डेटासाठी कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करते. • [७:४] : udIqWidth • udIqWidth=16 साठी 0, अन्यथा udIqWidth च्या बरोबरीचे. उदा — 0000b म्हणजे I आणि Q प्रत्येकी 16 बिट रुंद आहेत; — 0001b म्हणजे I आणि Q प्रत्येकी 1 बिट रुंद आहेत; — 1111b म्हणजे I आणि Q प्रत्येकी 15 बिट रुंद आहेत • [३:०] : udCompMeth - 0000b - संक्षेप नाही — 0001b - ब्लॉक फ्लोटिंग पॉइंट — 0011b – µ-कायदा — इतर - भविष्यातील पद्धतींसाठी राखीव. |
| rx_metadata_i | METADATA_WIDTH | इनपुट | असंपीडित नळ सिग्नल पासथ्रू. rx_metadata_i सिग्नल वैध असतात जेव्हा rx_metadata_valid_i ठामपणे सांगितले जाते, rx_avst_sink_valid सह समकालिक. कॉन्फिगर करण्यायोग्य बिटविड्थ METADATA_WIDTH. जेव्हा तुम्ही चालू कराल O-RAN अनुरूप, पहा टेबल 15 पृष्ठ 18 वर. जेव्हा तुम्ही बंद करता O-RAN अनुरूप, हा rx_metadata_i सिग्नल फक्त तेव्हाच वैध आहे जेव्हा rx_metadata_valid_i आणि rx_avst_sink_startofpacket 1 च्या समान असेल. तुम्ही निवडता तेव्हा उपलब्ध नाही 0 मेटाडेटा पोर्ट अक्षम करा साठी मेटाडेटा रुंदी. |
| rx_metadata_valid_i | 1 | इनपुट | शीर्षलेख (rx_udcomphdr_i आणि rx_metadata_i) वैध असल्याचे सूचित करते. rx_avst_sink_valid सह सिंक्रोनस. अनिवार्य सिग्नल. O-RAN बॅकवर्ड सुसंगततेसाठी, जर IP मध्ये वैध सामान्य शीर्षलेख IEs आणि पुनरावृत्ती विभाग IEs असतील तर rx_metadata_valid_i असा दावा करा. rx_avst_sink_data मध्ये नवीन विभाग भौतिक संसाधन ब्लॉक (PRB) फील्ड प्रदान केल्यावर, rx_metadata_i इनपुटमध्ये rx_metadata_valid_i सह नवीन विभाग IE प्रदान करा. |
अनुप्रयोग इंटरफेस सिग्नल प्रसारित करा
तक्ता 11. अनुप्रयोग इंटरफेस सिग्नल प्रसारित करा
|
सिग्नलचे नाव |
बिटविड्थ | दिशा |
वर्णन |
| tx_avst_sink_valid | 1 | इनपुट | ठामपणे सांगितल्यावर, या इंटरफेसमध्ये वैध PRB फील्ड उपलब्ध आहेत. स्ट्रीमिंग मोडमध्ये कार्य करत असताना, पॅकेटची सुरूवात आणि पॅकेटच्या समाप्तीदरम्यान कोणतेही वैध सिग्नल डिसर्ट होणार नाही याची खात्री करा, फक्त रेडी सिग्नल बंद केल्यावर अपवाद आहे. |
| tx_avst_sink_data | 128 | इनपुट | नेटवर्क बाइट क्रमाने ऍप्लिकेशन लेयरमधील डेटा. |
| tx_avst_sink_startofpacket | 1 | इनपुट | पॅकेटचा पहिला PRB बाइट दर्शवा |
| tx_avst_sink_endofpacket | 1 | इनपुट | पॅकेटचा शेवटचा PRB बाइट दर्शवा |
| tx_avst_sink_ready | 1 | आउटपुट | ठामपणे सांगितल्यावर, O-RAN IP ऍप्लिकेशन इंटरफेसमधून डेटा स्वीकारण्यास तयार आहे. या इंटरफेससाठी readyLatency = 0 |
| tx_udcomphdr_i | 8 | इनपुट | वापरकर्ता डेटा कॉम्प्रेशन हेडर फील्ड. tx_avst_sink_valid सह सिंक्रोनस. डेटा विभागात वापरकर्ता डेटासाठी कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करते. • [७:४] : udIqWidth • udIqWidth=16 साठी 0, अन्यथा udIqWidth च्या बरोबरीचे. उदा — 0000b म्हणजे I आणि Q प्रत्येकी 16 बिट रुंद आहेत; — 0001b म्हणजे I आणि Q प्रत्येकी 1 बिट रुंद आहेत; — 1111b म्हणजे I आणि Q प्रत्येकी 15 बिट रुंद आहेत • [३:०] : udCompMeth - 0000b - संक्षेप नाही — 0001b - ब्लॉक-फ्लोटिंग पॉइंट — 0011b – µ-कायदा — इतर - भविष्यातील पद्धतींसाठी राखीव. |
| tx_metadata_i | METADATA_WIDTH | इनपुट | कंड्युट सिग्नल पासथ्रू करतात आणि संकुचित होत नाहीत. tx_avst_sink_valid सह सिंक्रोनस. कॉन्फिगर करण्यायोग्य बिटविड्थ METADATA_WIDTH. जेव्हा तुम्ही चालू कराल O-RAN अनुरूप, पहा टेबल 13 पृष्ठ 17 वर. जेव्हा तुम्ही बंद करता O-RAN अनुरूप, हा सिग्नल फक्त तेव्हाच वैध आहे जेव्हा tx_avst_sink_startofpacket 1 च्या बरोबरीचे असेल. tx_metadata_i मध्ये वैध सिग्नल आणि वापर नाही tx_avst_sink_valid वैध चक्र दर्शविण्यासाठी. तुम्ही निवडता तेव्हा उपलब्ध नाही 0 मेटाडेटा पोर्ट अक्षम करा साठी मेटाडेटा रुंदी. |
ऍप्लिकेशन इंटरफेस सिग्नल प्राप्त करा
तक्ता 12. अनुप्रयोग इंटरफेस सिग्नल प्राप्त करा
|
सिग्नलचे नाव |
बिटविड्थ | दिशा |
वर्णन |
| rx_avst_source_valid | 1 | आउटपुट | ठामपणे सांगितल्यावर, या इंटरफेसमध्ये वैध PRB फील्ड उपलब्ध आहेत. या इंटरफेसवर कोणतेही avst_source_ready सिग्नल नाही. |
| rx_avst_source_data | 128 | आउटपुट | नेटवर्क बाइट क्रमाने ऍप्लिकेशन स्तरावर डेटा. |
| rx_avst_source_startofpacket | 1 | आउटपुट | पॅकेटचा पहिला PRB बाइट दर्शवतो |
| rx_avst_source_endofpacket | 1 | आउटपुट | पॅकेटचा शेवटचा PRB बाइट दर्शवतो |
| rx_avst_source_error | 1 | आउटपुट | पॅकेटमध्ये त्रुटी असल्याचे सूचित करते |
| rx_udcomphdr_o | 8 | आउटपुट | वापरकर्ता डेटा कॉम्प्रेशन हेडर फील्ड. rx_avst_source_valid सह सिंक्रोनस. डेटा विभागात वापरकर्ता डेटासाठी कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करते. • [७:४] : udIqWidth • udIqWidth=16 साठी 0, अन्यथा udIqWidth च्या बरोबरीचे. उदा — 0000b म्हणजे I आणि Q प्रत्येकी 16 बिट रुंद आहेत; — 0001b म्हणजे I आणि Q प्रत्येकी 1 बिट रुंद आहेत; — 1111b म्हणजे I आणि Q प्रत्येकी 15 बिट रुंद आहेत • [३:०] : udCompMeth - 0000b - संक्षेप नाही — 0001b - ब्लॉक फ्लोटिंग पॉइंट (BFP) — 0011b – µ-कायदा — इतर - भविष्यातील पद्धतींसाठी राखीव. |
| rx_metadata_o | METADATA_WIDTH | आउटपुट | असंपीडित नळ सिग्नल पासथ्रू. rx_metadata_o सिग्नल वैध असतात जेव्हा rx_metadata_valid_o असे प्रतिपादन केले जाते, rx_avst_source_valid सह सिंक्रोनस. कॉन्फिगर करण्यायोग्य बिटविड्थ METADATA_WIDTH. जेव्हा तुम्ही चालू कराल O-RAN अनुरूप, पहा तक्ता 14 पृष्ठ 18 वर. जेव्हा तुम्ही बंद करता O-RAN अनुरूप, rx_metadata_o फक्त वैध आहे जेव्हा rx_metadata_valid_o 1 बरोबर असेल. तुम्ही निवडता तेव्हा उपलब्ध नाही 0 मेटाडेटा पोर्ट अक्षम करा साठी मेटाडेटा रुंदी. |
| rx_metadata_valid_o | 1 | आउटपुट | सूचित करते की शीर्षलेख (rx_udcomphdr_o आणि rx_metadata_o) वैध आहेत. rx_metadata_valid_o असे प्रतिपादन केले जाते जेव्हा rx_metadata_o वैध असते, rx_avst_source_valid सह सिंक्रोनस असते. |
O-RAN बॅकवर्ड सुसंगततेसाठी मेटाडेटा मॅपिंग
तक्ता 13. tx_metadata_i 128-बिट इनपुट
|
सिग्नलचे नाव |
बिटविड्थ | दिशा | वर्णन |
मेटाडेटा मॅपिंग |
| राखीव | 16 | इनपुट | राखीव. | tx_metadata_i[१२७:११२] |
| tx_u_size | 16 | इनपुट | स्ट्रीमिंग मोडसाठी यू-प्लेन पॅकेट आकार बाइट्समध्ये. | tx_metadata_i[१२७:११२] |
| tx_u_seq_id | 16 | इनपुट | पॅकेटचा SeqID, जो eCPRI ट्रान्सपोर्ट हेडरमधून काढला जातो. | tx_metadata_i[१२७:११२] |
| tx_u_pc_id | 16 | इनपुट | eCPRI वाहतूक आणि RoEflowId साठी PCID रेडिओ ओव्हर इथरनेट (RoE) वाहतुकीसाठी. |
tx_metadata_i[१२७:११२] |
| राखीव | 4 | इनपुट | राखीव. | tx_metadata_i[१२७:११२] |
| tx_u_dataदिशानिर्देश | 1 | इनपुट | gNB डेटा दिशा. मूल्य श्रेणी: {0b=Rx (म्हणजे अपलोड), 1b=Tx (म्हणजे डाउनलोड)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | इनपुट | IQ डेटा आणि एअर इंटरफेस दरम्यान वापरल्या जाणार्‍या चॅनेल फिल्टरची अनुक्रमणिका परिभाषित करते. मूल्य श्रेणी: {0000b-1111b} |
tx_metadata_i[१२७:११२] |
| tx_u_frameId | 8 | इनपुट | 10 ms फ्रेमसाठी एक काउंटर (रॅपिंग कालावधी 2.56 सेकंद), विशेषत: फ्रेमआयडी = फ्रेम क्रमांक मॉड्यूल 256. मूल्य श्रेणी: {0000 0000b-1111 1111b} |
tx_metadata_i[१२७:११२] |
| tx_u_subframeId | 4 | इनपुट | 1 एमएस फ्रेममध्ये 10 एमएस सबफ्रेमसाठी एक काउंटर. मूल्य श्रेणी: {0000b-1111b} | tx_metadata_i[१२७:११२] |
| tx_u_slotID | 6 | इनपुट | हा पॅरामीटर 1 एमएस सबफ्रेममधील स्लॉट क्रमांक आहे. एका सबफ्रेममधील सर्व स्लॉट या पॅरामीटरद्वारे मोजले जातात. मूल्य श्रेणी: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[१२७:११२] |
| tx_u_symbolid | 6 | इनपुट | स्लॉटमधील चिन्ह क्रमांक ओळखतो. मूल्य श्रेणी: {00 0000b-11 1111b} | tx_metadata_i[१२७:११२] |
| tx_u_sectionId | 12 | इनपुट | सेक्शनआयडी डेटाशी संबंधित सी-प्लेन संदेश (आणि विभाग प्रकार) साठी U-प्लेन डेटा विभाग मॅप करते. मूल्य श्रेणी: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[१२७:११२] |
| tx_u_rb | 1 | इनपुट | संसाधन ब्लॉक सूचक. प्रत्येक रिसोर्स ब्लॉक वापरला आहे किंवा इतर प्रत्येक रिसोर्स ब्लॉक वापरला आहे का ते सूचित करा. मूल्य श्रेणी: {0b=प्रत्येक संसाधन ब्लॉक वापरला; 1b=प्रत्येक इतर संसाधन ब्लॉक वापरलेला} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | इनपुट | वापरकर्ता विमान डेटा विभागाचा प्रारंभ PRB. मूल्य श्रेणी: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[१२७:११२] |
| tx_u_numPrb | 8 | इनपुट | PRBs परिभाषित करा जेथे वापरकर्ता विमान डेटा विभाग वैध आहे. | tx_metadata_i[१२७:११२] |
| मूल्य श्रेणी: {0000 0001b-1111 1111b, 0000 0000b = निर्दिष्ट सबकॅरियर स्पेसिंग (SCS) आणि वाहक बँडविड्थ मधील सर्व PRB } | ||||
| tx_u_udCompHdr | 8 | इनपुट | डेटा विभागात वापरकर्ता डेटाची कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करा. मूल्य श्रेणी: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
तक्ता 14. rx_metadata_valid_i/o
|
सिग्नलचे नाव |
बिटविड्थ | दिशा | वर्णन |
मेटाडेटा मॅपिंग |
| rx_sec_hdr_valid | 1 | आउटपुट | जेव्हा rx_sec_hdr_valid 1 असते, तेव्हा U-प्लेन विभाग डेटा फील्ड वैध असतात. सामान्य शीर्षलेख IE वैध असतात जेव्हा rx_sec_hdr_valid असे प्रतिपादन केले जाते, avst_sink_u_startofpacket आणि avst_sink_u_valid सह समकालिक. पुनरावृत्ती केलेले विभाग IE वैध असतात जेव्हा rx_sec_hdr_valid असा दावा केला जातो, avst_sink_u_valid सह सिंक्रोनस. avst_sink_u_data मध्ये नवीन विभाग PRB फील्ड प्रदान केल्यावर, rx_sec_hdr_valid asserted नवीन विभाग IE प्रदान करा. |
rx_metadata_valid_o |
तक्ता 15. rx_metadata_o 128-बिट आउटपुट
| सिग्नलचे नाव | बिटविड्थ | दिशा | वर्णन |
मेटाडेटा मॅपिंग |
| राखीव | 32 | आउटपुट | राखीव. | rx_metadata_o[१२७:९६] |
| rx_u_seq_id | 16 | आउटपुट | पॅकेटचा SeqID, जो eCPRI ट्रान्सपोर्ट हेडरमधून काढला जातो. | rx_metadata_o[१२७:९६] |
| rx_u_pc_id | 16 | आउटपुट | eCPRI वाहतुकीसाठी PCID आणि RoE वाहतुकीसाठी RoEflowId | rx_metadata_o[१२७:९६] |
| राखीव | 4 | आउटपुट | राखीव. | rx_metadata_o[१२७:९६] |
| rx_u_dataदिशानिर्देश | 1 | आउटपुट | gNB डेटा दिशा. मूल्य श्रेणी: {0b=Rx (म्हणजे अपलोड), 1b=Tx (म्हणजे डाउनलोड)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | आउटपुट | IQ डेटा आणि एअर इंटरफेस दरम्यान वापरण्यासाठी चॅनेल फिल्टरची अनुक्रमणिका परिभाषित करते. मूल्य श्रेणी: {0000b-1111b} |
rx_metadata_o[१२७:९६] |
| rx_u_frameId | 8 | आउटपुट | 10 ms फ्रेम्ससाठी एक काउंटर (रॅपिंग कालावधी 2.56 सेकंद), विशेषतः frameId= फ्रेम नंबर मोड्युलो 256. मूल्य श्रेणी: {0000 0000b-1111 1111b} | rx_metadata_o[१२७:९६] |
| rx_u_subframeId | 4 | आउटपुट | 1 एमएस फ्रेममध्ये 10ms सबफ्रेमसाठी एक काउंटर. मूल्य श्रेणी: {0000b-1111b} | rx_metadata_o[१२७:९६] |
| rx_u_slotID | 6 | आउटपुट | 1ms सबफ्रेममधील स्लॉट क्रमांक. एका सबफ्रेममधील सर्व स्लॉट या पॅरामीटरद्वारे मोजले जातात. मूल्य श्रेणी: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved} | rx_metadata_o[१२७:९६] |
| rx_u_symbolid | 6 | आउटपुट | स्लॉटमधील चिन्ह क्रमांक ओळखतो. मूल्य श्रेणी: {00 0000b-11 1111b} |
rx_metadata_o[१२७:९६] |
| rx_u_sectionId | 12 | आउटपुट | सेक्शनआयडी डेटाशी संबंधित सी-प्लेन संदेश (आणि विभाग प्रकार) साठी U-प्लेन डेटा विभाग मॅप करते. मूल्य श्रेणी: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[१२७:९६] |
| rx_u_rb | 1 | आउटपुट | संसाधन ब्लॉक सूचक. प्रत्येक रिसोर्स ब्लॉक वापरला आहे किंवा इतर प्रत्येक रिसोर्स वापरला आहे का ते सूचित करते. मूल्य श्रेणी: {0b=प्रत्येक संसाधन ब्लॉक वापरला; 1b=प्रत्येक इतर संसाधन ब्लॉक वापरलेला} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | आउटपुट | वापरकर्ता विमान डेटा विभागाचा प्रारंभ PRB. मूल्य श्रेणी: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[१२७:९६] |
| rx_u_numPrb | 8 | आउटपुट | PRBs परिभाषित करते जेथे वापरकर्ता विमान डेटा विभाग वैध आहे. मूल्य श्रेणी: {0000 0001b-1111 1111b, 0000 0000b = निर्दिष्ट SCS आणि वाहक बँडविड्थमधील सर्व PRB } |
rx_metadata_o[१२७:९६] |
| rx_u_udCompHdr | 8 | आउटपुट | डेटा विभागात वापरकर्ता डेटाची कॉम्प्रेशन पद्धत आणि IQ बिट रुंदी परिभाषित करते. मूल्य श्रेणी: {0000 0000b-1111 1111b} |
लागू नाही (rx_udcomphdr_o) |
CSR इंटरफेस सिग्नल
तक्ता 16. CSR इंटरफेस सिग्नल
| सिग्नलचे नाव | बिट रुंदी | दिशा |
वर्णन |
| csr_address | 16 | इनपुट | कॉन्फिगरेशन नोंदणी पत्ता. |
| csr_write | 1 | इनपुट | कॉन्फिगरेशन रजिस्टर लेखन सक्षम करा. |
| csr_writedata | 32 | इनपुट | कॉन्फिगरेशन रजिस्टर डेटा लिहा. |
| csr_readdata | 32 | आउटपुट | कॉन्फिगरेशन रजिस्टर डेटा वाचतो. |
| csr_read | 1 | इनपुट | कॉन्फिगरेशन रजिस्टर रीड सक्षम करा. |
| csr_readdatavalid | 1 | आउटपुट | कॉन्फिगरेशन रजिस्टर रीड डेटा वैध आहे. |
| csr_waitrequest | 1 | आउटपुट | कॉन्फिगरेशन नोंदणी प्रतीक्षा विनंती. |
फ्रंटथॉल कॉम्प्रेशन आयपी रजिस्टर्स
नियंत्रण आणि स्थिती इंटरफेसद्वारे फ्रंटहॉल कॉम्प्रेशन कार्यक्षमता नियंत्रित आणि मॉनिटर करा.
तक्ता 17. नोंदणी नकाशा
| CSR_ADDRESS (शब्द ऑफसेट) | नाव नोंदणी करा |
| 0x0 | कॉम्प्रेशन_मोड |
| 0x1 | tx_त्रुटी |
| 0x2 | rx_error |
तक्ता 18. कॉम्प्रेशन_मोड रजिस्टर
| बिट रुंदी | वर्णन | प्रवेश |
HW रीसेट मूल्य |
| १६:१० | राखीव | RO | 0x0 |
| १६:१० | कार्यात्मक मोड: • 1'b0 हा स्टॅटिक कॉम्प्रेशन मोड आहे • 1'b1 डायनॅमिक कॉम्प्रेशन मोड आहे |
RW | 0x0 |
| १६:१० | स्थिर वापरकर्ता डेटा कॉम्प्रेशन शीर्षलेख: • 7:4 udIqWidth आहे — 4'b0000 16 बिट आहे — 4'b1111 15 बिट आहे -: — 4'b0001 1 बिट आहे • 3:0 udCompMeth आहे — 4'b0000 हे कॉम्प्रेशन नाही — 4'b0001 हा ब्लॉक फ्लोटिंग पॉइंट आहे — 4'b0011 हा µ-कायदा आहे • इतर राखीव आहेत |
RW | 0x0 |
तक्ता 19. tx त्रुटी नोंदणी
| बिट रुंदी | वर्णन | प्रवेश |
HW रीसेट मूल्य |
| १६:१० | राखीव | RO | 0x0 |
| १६:१० | अवैध IqWidth. अवैध किंवा असमर्थित Iqwidth आढळल्यास IP Iqwidth 0 (16-bit Iqwidth) वर सेट करतो. | RW1C | 0x0 |
| १६:१० | अवैध कॉम्प्रेशन पद्धत. आयपी पॅकेट टाकतो. | RW1C | 0x0 |
तक्ता 20. rx त्रुटी नोंदणी
| बिट रुंदी | वर्णन | प्रवेश |
HW रीसेट मूल्य |
| १६:१० | राखीव | RO | 0x0 |
| १६:१० | अवैध IqWidth. आयपी पॅकेट टाकतो. | RW1C | 0x0 |
| १६:१० | अवैध कॉम्प्रेशन पद्धत. आयपी कंप्रेशन पद्धत खालील डीफॉल्ट समर्थित कॉम्प्रेशन पद्धतीवर सेट करते: • केवळ ब्लॉक-फ्लोटिंग पॉइंट सक्षम: ब्लॉक-फ्लोटिंग पॉइंटवर डीफॉल्ट. • केवळ μ-कायदा सक्षम: डीफॉल्ट μ-कायदा. • ब्लॉक-फ्लोटिंग पॉइंट आणि μ-लॉ दोन्ही सक्षम केले: ब्लॉक-फ्लोटिंग पॉइंटवर डीफॉल्ट. |
RW1C | 0x0 |
Fronthaul Compression Intel FPGA IPs वापरकर्ता मार्गदर्शक संग्रहण
या दस्तऐवजाच्या नवीनतम आणि मागील आवृत्त्यांसाठी, पहा: Fronthaul Compression Intel FPGA IP वापरकर्ता मार्गदर्शक. IP किंवा सॉफ्टवेअर आवृत्ती सूचीबद्ध नसल्यास, मागील IP किंवा सॉफ्टवेअर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
Fronthaul Compression Intel FPGA IP वापरकर्ता मार्गदर्शक साठी दस्तऐवज पुनरावृत्ती इतिहास
|
दस्तऐवज आवृत्ती |
इंटेल क्वार्टस प्राइम आवृत्ती | आयपी आवृत्ती |
बदल |
| 2022.08.08 | 21.4 | 1.0.1 | दुरुस्त मेटाडेटा रुंदी 0 ते 0 (मेटाडेटा पोर्ट अक्षम करा). |
| 2022.03.22 | 21.4 | 1.0.1 | • स्वॅप केलेले सिग्नल वर्णन: — tx_avst_sink_data आणि tx_avst_source_data — rx_avst_sink_data आणि rx_avst_source_data • जोडले डिव्हाइस समर्थित गती ग्रेड टेबल • जोडले कामगिरी आणि संसाधनांचा वापर |
| 2021.12.07 | 21.3 | 1.0.0 | अद्ययावत ऑर्डरिंग कोड. |
| 2021.11.23 | 21.3 | 1.0.0 | प्रारंभिक प्रकाशन. |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
ऑनलाइन आवृत्ती
अभिप्राय पाठवा
ID: 709301
UG-20346
आवृत्ती: 2022.08.08
ISO 9001:2015 नोंदणीकृत
कागदपत्रे / संसाधने
 |
intel Fronthaul Compression FPGA IP [pdf] वापरकर्ता मार्गदर्शक फ्रंटहॉल कॉम्प्रेशन एफपीजीए आयपी, फ्रंटहॉल, कॉम्प्रेशन एफपीजीए आयपी, एफपीजीए आयपी |
 |
intel Fronthaul Compression FPGA IP [pdf] वापरकर्ता मार्गदर्शक UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
