इंटेल बीसीएच आयपी कोर

बीसीएच आयपी कोर बद्दल

संबंधित माहिती

• पृष्ठ 24 वर BCH IP कोर दस्तऐवज संग्रहण
  • BCH IP Core च्या मागील आवृत्त्यांसाठी वापरकर्ता मार्गदर्शकांची सूची प्रदान करते.
• इंटेल एफपीजीए आयपी कोरचा परिचय
  • सर्व इंटेल एफपीजीए आयपी कोर बद्दल सामान्य माहिती प्रदान करते, ज्यामध्ये पॅरामीटरायझिंग, जनरेटिंग, अपग्रेडिंग आणि आयपी कोर सिम्युलेटिंग समाविष्ट आहे.
• आवृत्ती-स्वतंत्र IP आणि Qsys सिम्युलेशन स्क्रिप्ट तयार करणे
  • सिम्युलेशन स्क्रिप्ट तयार करा ज्यांना सॉफ्टवेअर किंवा IP आवृत्ती अपग्रेडसाठी मॅन्युअल अपडेटची आवश्यकता नाही.
• प्रकल्प व्यवस्थापन सर्वोत्तम पद्धती
  • तुमचा प्रकल्प आणि IP च्या कार्यक्षम व्यवस्थापन आणि पोर्टेबिलिटीसाठी मार्गदर्शक तत्त्वे files.

 Intel® DSP IP कोर वैशिष्ट्ये

• Avalon® स्ट्रीमिंग (Avalon-ST) इंटरफेस
• Intel® FPGA साठी DSP बिल्डर तयार आहे
• आयपी कोर सत्यापित करण्यासाठी टेस्टबेंच
• Intel-समर्थित VHDL आणि Verilog HDL सिम्युलेटरमध्ये वापरण्यासाठी IP फंक्शनल सिम्युलेशन मॉडेल

BCH IP कोर वैशिष्ट्ये

• त्रुटी शोधण्यासाठी आणि सुधारण्यासाठी उच्च-कार्यक्षमता पूर्णतः पॅरामीटराइज करण्यायोग्य एन्कोडर किंवा डीकोडर:
• प्रति कोडवर्ड चिन्हांची संख्या
• प्रति कोडवर्ड चेक चिन्हांची संख्या
• समांतर इनपुट बिट्सची संख्या

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार हमी देते परंतु कोणत्याही उत्पादनांमध्ये आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.

• इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

डीएसपी आयपी कोअर डिव्हाइस फॅमिली सपोर्ट

इंटेल इंटेल एफपीजीए आयपी कोरसाठी खालील डिव्हाइस समर्थन स्तर ऑफर करते:

• आगाऊ मदत-या उपकरण कुटुंबासाठी आयपी कोर सिम्युलेशन आणि संकलनासाठी उपलब्ध आहे. FPGA प्रोग्रामिंग file क्वार्टस प्राइम प्रो स्ट्रॅटिक्स 10 एडिशन बीटा सॉफ्टवेअरसाठी (.pof) सपोर्ट उपलब्ध नाही आणि आयपी टायमिंग बंद होण्याची खात्री देता येत नाही. वेळेच्या मॉडेल्समध्ये प्रारंभिक पोस्ट-लेआउट माहितीवर आधारित विलंबांचे प्रारंभिक अभियांत्रिकी अंदाज समाविष्ट आहेत. सिलिकॉन चाचणी वास्तविक सिलिकॉन आणि टाइमिंग मॉडेलमधील परस्परसंबंध सुधारते म्हणून वेळेचे मॉडेल बदलू शकतात. तुम्ही हा आयपी कोर सिस्टम आर्किटेक्चर आणि रिसोर्स युटिलायझेशन स्टडीज, सिम्युलेशन, पिनआउट, सिस्टम लेटन्सी असेसमेंट, बेसिक टाइमिंग असेसमेंट (पाइपलाइन बजेटिंग) आणि I/O ट्रान्सफर स्ट्रॅटेजी (डेटा-पाथ रुंदी, बर्स्ट डेप्थ, I/O स्टँडर्ड्स ट्रेडऑफ) साठी वापरू शकता. ).
• प्राथमिक समर्थन-इंटेल या डिव्हाइस कुटुंबासाठी प्राथमिक वेळेच्या मॉडेलसह IP कोर सत्यापित करते. IP कोर सर्व कार्यात्मक आवश्यकता पूर्ण करतो, परंतु तरीही डिव्हाइस कुटुंबासाठी वेळेचे विश्लेषण केले जात आहे. आपण ते उत्पादन डिझाइनमध्ये सावधगिरीने वापरू शकता.
• अंतिम आधार -इंटेल या डिव्हाइस कुटुंबासाठी अंतिम वेळेच्या मॉडेलसह IP कोर सत्यापित करते. IP कोर डिव्हाइस कुटुंबासाठी सर्व कार्यात्मक आणि वेळेच्या आवश्यकता पूर्ण करतो. आपण ते उत्पादन डिझाइनमध्ये वापरू शकता.

तक्ता 1. डीएसपी आयपी कोअर डिव्हाइस फॅमिली सपोर्ट

डिव्हाइस कुटुंब	सपोर्ट
Arria® II GX	अंतिम
Arria II GZ	अंतिम
अररिया व्ही	अंतिम
इंटेल एरिया 10	अंतिम
चक्रीवादळ® IV	अंतिम
चक्रीवादळ व्ही	अंतिम
इंटेल चक्रीवादळ 10	अंतिम
Intel MAX® 10 FPGA	अंतिम
Stratix® IV GT	अंतिम
स्ट्रॅटिक्स IV GX/E	अंतिम
स्ट्रॅटिक्स व्ही	अंतिम
इंटेल स्ट्रॅटिक्स 10	आगाऊ
इतर डिव्हाइस कुटुंबे	आधार नाही

 BCH IP कोर प्रकाशन माहिती

IP कोरचा परवाना देताना प्रकाशन माहिती वापरा.

तक्ता 2. माहिती सोडा

आयटम	वर्णन
आवृत्ती	17.1
प्रकाशन तारीख	नोव्हेंबर 2017
ऑर्डरिंग कोड	IP-BCH (IPR-BCH)

इंटेल हे सत्यापित करते की क्वार्टस प्राइम सॉफ्टवेअरची वर्तमान आवृत्ती प्रत्येक IP कोरची मागील आवृत्ती संकलित करते. इंटेल हे सत्यापित करत नाही की क्वार्टस प्राइम सॉफ्टवेअर मागील आवृत्तीपेक्षा जुन्या आयपी कोर आवृत्त्या संकलित करते. इंटेल एफपीजीए आयपी रिलीझ नोट्स कोणत्याही अपवादांची यादी करतात.
संबंधित माहिती

• इंटेल एफपीजीए आयपी रिलीझ नोट्स
• नॉलेज बेसमधील बीसीएच आयपी कोरसाठी इरेटा

डीएसपी आयपी कोर सत्यापन

• आयपी कोरची आवृत्ती रिलीझ करण्यापूर्वी, इंटेल त्याची गुणवत्ता आणि शुद्धता सत्यापित करण्यासाठी सर्वसमावेशक रीग्रेशन चाचण्या चालवते. इंटेल विविध पॅरामीटर पर्यायांचा वापर करण्यासाठी IP कोरचे सानुकूल भिन्नता व्युत्पन्न करते आणि मास्टर सिम्युलेशन मॉडेल्सच्या विरूद्ध सत्यापित केलेल्या परिणामांसह परिणामी सिम्युलेशन मॉडेल्सचे पूर्णपणे अनुकरण करते.

बीसीएच आयपी कोर परफॉर्मन्स आणि रिसोर्स युटिलायझेशन

• Arria V (5AGXFB3H4F35C5), चक्रीवादळ V (5CGXFC7C7F23C8), आणि Stratix V (5SGXEA7H3F35C3) उपकरणांसह क्वार्टस प्राइम सॉफ्टवेअर वापरून BCH IP कोअरसाठी सामान्यत: अपेक्षित कामगिरी. जेथे m प्रति चिन्ह बिट्सची संख्या आहे; n ही कोडवर्ड लांबी आहे; d ही समांतर डेटा इनपुट रुंदी आहे; t ही त्रुटी सुधारण्याची क्षमता आहे.

तक्ता 3. डीकोडर कार्यप्रदर्शन आणि संसाधन वापर

साधन	पॅरामीटर्स				स्मृती		ALM	नोंदणी करतो		कमाल (MHz)
	m	n	d	t	M10K	M20K		प्राथमिक	माध्यमिक y
अररिया व्ही	8	255	10	42	7	—	18,376	40,557	3,441	196
चक्रीवादळ व्ही	8	255	10	42	7	—	18,264	40,709	3,266	150
स्ट्रॅटिक्स व्ही	8	255	10	42	—	7	19,027	44,134	4,315	308
अररिया व्ही	8	255	12	42	9	—	22,293	49,602	4,053	186
चक्रीवादळ व्ही	8	255	12	42	9	—	22,243	49,243	4,511	149
स्ट्रॅटिक्स व्ही	8	255	12	42	—	8	23,187	53,800	5,207	310
अररिया व्ही	8	255	2	42	4	—	5,539	13,238	788	207
चक्रीवादळ व्ही	8	255	2	42	4	—	5,527	13,174	857	174
स्ट्रॅटिक्स व्ही	8	255	2	42	—	4	6,088	14,399	850	369
अररिया व्ही	8	255	5	42	5	—	10,231	23,321	1,554	206
चक्रीवादळ व्ही	8	255	5	42	5	—	10,234	23,391	1,551	164
चालू ठेवले…

साधन	पॅरामीटर्स				स्मृती		ALM	नोंदणी करतो		कमाल (MHz)
	m	n	d	t	M10K	M20K		प्राथमिक	माध्यमिक y
स्ट्रॅटिक्स व्ही	8	255	5	42	—	5	10,820	24,868	2,612	335
स्ट्रॅटिक्स व्ही	14	8784	10	20	—	18	7,358	15,082	761	346
स्ट्रॅटिक्स व्ही	14	8784	10	40	—	18	14,331	28,743	1,630	316
स्ट्रॅटिक्स व्ही	14	8784	10	80	—	18	28,383	56,292	3,165	281
स्ट्रॅटिक्स व्ही	14	8784	20	20	—	18	10,103	19,833	933	323
स्ट्रॅटिक्स व्ही	14	8784	20	40	—	18	20,012	37,413	1,747	304
स्ट्रॅटिक्स व्ही	14	8784	20	80	—	18	39,225	72,151	3,673	282
स्ट्रॅटिक्स व्ही	14	8784	30	20	—	17	11,784	23,924	844	329
स्ट्रॅटिक्स व्ही	14	8784	30	40	—	19	23,061	44,313	1,836	289
स्ट्रॅटिक्स व्ही	14	8784	30	80	—	19	43,949	85,476	3,398	263
स्ट्रॅटिक्स व्ही	14	8784	40	20	—	19	13,801	28,032	743	307
स्ट्रॅटिक्स व्ही	14	8784	40	40	—	19	26,107	51,680	1,472	291
स्ट्रॅटिक्स व्ही	14	8784	40	80	—	21	50,303	98,545	3,351	248
स्ट्रॅटिक्स व्ही	14	8784	50	20	—	20	16,407	33,020	967	307
स्ट्रॅटिक्स व्ही	14	8784	50	40	—	20	31,095	60,503	1,991	288
स्ट्रॅटिक्स व्ही	14	8784	50	80	—	22	58,690	116,232	3,222	249
स्ट्रॅटिक्स व्ही	14	8784	60	20	—	20	18,290	37,106	914	297
स्ट्रॅटिक्स व्ही	14	8784	60	40	—	20	35,041	67,183	2,324	292
स्ट्रॅटिक्स व्ही	14	8784	60	80	—	37	80,961	160,458	7,358	233
स्ट्रॅटिक्स व्ही	14	8784	70	20	—	20	20,494	41,471	545	286
स्ट्रॅटिक्स व्ही	14	8784	70	40	—	20	38,294	74,727	1,778	280
स्ट्रॅटिक्स व्ही	14	8784	70	80	—	38	88,040	173,311	7,769	232
स्ट्रॅटिक्स व्ही	14	8784	80	20	—	22	22,437	45,334	691	276
स्ट्रॅटिक्स व्ही	14	8784	80	40	—	22	42,256	82,173	1,363	285
स्ट्रॅटिक्स व्ही	14	8784	80	80	—	40	95,913	186,869	7,317	229

तक्ता 4. एन्कोडर परफॉर्मन्स आणि रिसोर्स युटिलायझेशन

साधन	पॅरामीटर्स				स्मृती		ALM	नोंदणी करतो		कमाल (MHz)
	m	n	d	t	M10K	M20K		प्राथमिक	माध्यमिक y
अररिया व्ही	8	255	10	42	2	—	337	592	0	243
चक्रीवादळ व्ही	8	255	10	42	2	—	339	592	0	166
स्ट्रॅटिक्स व्ही	8	255	10	42	—	1	353	601	3	400
अररिया व्ही	8	255	12	42	2	—	386	602	0	257
चक्रीवादळ व्ही	8	255	12	42	2	—	395	602	0	174
चालू ठेवले…

साधन	पॅरामीटर्स				स्मृती		ALM	नोंदणी करतो		कमाल (MHz)
	m	n	d	t	M10K	M20K		प्राथमिक	माध्यमिक y
स्ट्रॅटिक्स व्ही	8	255	12	42	—	1	391	614	0	400
अररिया व्ही	8	255	2	42	2	—	219	547	12	275
चक्रीवादळ व्ही	8	255	2	42	2	—	219	556	3	197
स्ट्रॅटिक्स व्ही	8	255	2	42	—	2	220	542	17	464
अररिया व्ही	8	255	5	42	2	—	237	563	3	276
चक्रीवादळ व्ही	8	255	5	42	2	—	237	565	1	193
स्ट्रॅटिक्स व्ही	8	255	5	42	—	1	260	573	0	400
स्ट्रॅटिक्स व्ही	14	8784	10	20	—	3	400	785	4	387
स्ट्रॅटिक्स व्ही	14	8784	10	40	—	3	613	1,348	1	380
स्ट्रॅटिक्स व्ही	14	8784	10	80	—	3	1,009	2,451	4	309
स्ट्रॅटिक्स व्ही	14	8784	20	20	—	3	775	849	1	373
स्ट्रॅटिक्स व्ही	14	8784	20	40	—	3	1,340	1,410	0	312
स्ट्रॅटिक्स व्ही	14	8784	20	80	—	3	2,222	2,515	1	242
स्ट्रॅटिक्स व्ही	14	8784	30	20	—	3	1,161	919	1	324.
स्ट्रॅटिक्स व्ही	14	8784	30	40	—	3	2,074	1,480	0	253
स्ट्रॅटिक्स व्ही	14	8784	30	80	—	3	3,583	2,580	2	224
स्ट्रॅटिक्स व्ही	14	8784	40	20	—	3	1,522	977	4	307
स्ट्रॅटिक्स व्ही	14	8784	40	40	—	3	2,789	1,541	0	249
स्ट्रॅटिक्स व्ही	14	8784	40	80	—	3	4,909	2,647	0	191
स्ट्रॅटिक्स व्ही	14	8784	50	20	—	4	1,926	1,042	9	295
स्ट्रॅटिक्स व्ही	14	8784	50	40	—	4	3,467	1,610	1	234
स्ट्रॅटिक्स व्ही	14	8784	50	80	—	4	6,297	2,714	3	182
स्ट्रॅटिक्स व्ही	14	8784	60	20	—	4	2,356	1,121	0	266
स्ट्रॅटिक्स व्ही	14	8784	60	40	—	4	3,824	1,680	1	229
स्ट्रॅटिक्स व्ही	14	8784	60	80	—	4	7,548	2,783	0	167
स्ट्रॅटिक्स व्ही	14	8784	70	20	—	4	2,595	1,184	2	273
स्ट्रॅटिक्स व्ही	14	8784	70	40	—	4	4,372	1,746	0	221
स्ट्रॅटिक्स व्ही	14	8784	70	80	—	4	8,321	2,850	2	169
स्ट्रॅटिक्स व्ही	14	8784	80	20	—	5	2,885	1,251	1	293
स्ट्रॅटिक्स व्ही	14	8784	80	40	—	5	5,163	1,812	0	220
स्ट्रॅटिक्स व्ही	14	8784	80	80	—	5	8,867	2,918	0	169

बीसीएच आयपी कोर प्रारंभ करणे

इंटेल एफपीजीए आयपी कोर स्थापित करणे आणि परवाना देणे

Intel Quartus® Prime सॉफ्टवेअर इंस्टॉलेशनमध्ये Intel FPGA IP लायब्ररी समाविष्ट आहे. ही लायब्ररी अतिरिक्त परवान्याशिवाय तुमच्या उत्पादन वापरासाठी अनेक उपयुक्त IP कोर प्रदान करते. काही इंटेल FPGA IP कोरसाठी उत्पादन वापरासाठी स्वतंत्र परवाना खरेदी करणे आवश्यक आहे. Intel FPGA IP मूल्यमापन मोड तुम्हाला पूर्ण उत्पादन IP कोर परवाना खरेदी करण्याचा निर्णय घेण्यापूर्वी, सिम्युलेशन आणि हार्डवेअरमध्ये या परवानाकृत इंटेल FPGA IP कोरचे मूल्यांकन करण्याची परवानगी देतो. तुम्ही हार्डवेअर चाचणी पूर्ण केल्यानंतर आणि उत्पादनात IP वापरण्यासाठी तयार झाल्यानंतरच तुम्हाला परवानाकृत इंटेल आयपी कोरसाठी पूर्ण उत्पादन परवाना खरेदी करण्याची आवश्यकता आहे. इंटेल क्वार्टस प्राइम सॉफ्टवेअर डीफॉल्टनुसार खालील ठिकाणी आयपी कोर स्थापित करते:
आकृती 1. IP कोर स्थापना पथ

तक्ता 5. आयपी कोर इन्स्टॉलेशन स्थाने

स्थान	सॉफ्टवेअर	प्लॅटफॉर्म
:\intelFPGA_pro\quartus\ip\altera	इंटेल क्वार्टस प्राइम प्रो एडिशन	विंडोज*
:\intelFPGA\quartus\ip\altera	इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन	खिडक्या
:/intelFPGA_pro/Quartus/IP/Altera	इंटेल क्वार्टस प्राइम प्रो एडिशन	लिनक्स *
:/इंटर एफपीजीए/क्वार्टस/आयपी/अल्टेरा	इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन	लिनक्स

इंटेल एफपीजीए आयपी मूल्यांकन मोड

विनामूल्य Intel FPGA IP मूल्यमापन मोड तुम्हाला खरेदी करण्यापूर्वी सिम्युलेशन आणि हार्डवेअरमध्ये परवानाकृत Intel FPGA IP कोरचे मूल्यांकन करण्याची परवानगी देतो. Intel FPGA IP मूल्यमापन मोड अतिरिक्त परवान्याशिवाय खालील मूल्यमापनांना समर्थन देतो:

• तुमच्या सिस्टीममध्ये परवानाकृत इंटेल FPGA IP कोरच्या वर्तनाचे अनुकरण करा.
• आयपी कोरची कार्यक्षमता, आकार आणि गती जलद आणि सहजपणे सत्यापित करा.
• वेळ-मर्यादित डिव्हाइस प्रोग्रामिंग व्युत्पन्न करा fileआयपी कोर समाविष्ट असलेल्या डिझाइनसाठी s.
• तुमच्या आयपी कोरसह डिव्हाइस प्रोग्राम करा आणि हार्डवेअरमध्ये तुमची रचना सत्यापित करा.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.

• इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

इंटेल एफपीजीए आयपी मूल्यांकन मोड खालील ऑपरेशन मोडला समर्थन देतो:

• टेथर्ड-तुमचा बोर्ड आणि होस्ट संगणक यांच्यातील कनेक्शनसह परवानाकृत Intel FPGA IP असलेले डिझाइन अनिश्चित काळासाठी चालवण्यास अनुमती देते. टिथर्ड मोडसाठी अनुक्रमांक संयुक्त चाचणी क्रिया गट आवश्यक आहे (जेTAG) J दरम्यान जोडलेली केबलTAG हार्डवेअर मूल्यमापन कालावधीसाठी इंटेल क्वार्टस प्राइम प्रोग्रामर चालवणारा होस्ट संगणक आणि तुमच्या बोर्डवर पोर्ट. प्रोग्रामरला फक्त इंटेल क्वार्टस प्राइम सॉफ्टवेअरची किमान स्थापना आवश्यक आहे आणि त्यासाठी इंटेल क्वार्टस प्राइम परवाना आवश्यक नाही. यजमान संगणक J द्वारे डिव्हाइसला नियतकालिक सिग्नल पाठवून मूल्यमापन वेळ नियंत्रित करतोTAG बंदर डिझाईनमधील सर्व परवानाकृत IP कोर टिथर्ड मोडला समर्थन देत असल्यास, कोणतेही IP कोर मूल्यमापन कालबाह्य होईपर्यंत मूल्यांकनाची वेळ चालते. सर्व आयपी कोर अमर्यादित मूल्यमापन वेळेस समर्थन देत असल्यास, डिव्हाइस टाइम-आउट होत नाही.
• अनटेदर केलेले-परवानाकृत IP असलेले डिझाइन मर्यादित काळासाठी चालविण्यास अनुमती देते. इंटेल क्वार्टस प्राइम सॉफ्टवेअर चालवणाऱ्या होस्ट कॉम्प्युटरवरून डिव्हाइस डिस्कनेक्ट झाल्यास IP कोर अनटेदर मोडवर परत येतो. डिझाइनमधील इतर कोणताही परवानाकृत IP कोर टिथर्ड मोडला सपोर्ट करत नसल्यास IP कोर देखील अनटेदर मोडवर परत येतो.

डिझाईनमधील कोणत्याही परवानाप्राप्त Intel FPGA IP साठी मूल्यांकनाची वेळ संपते तेव्हा, डिझाइन कार्य करणे थांबवते. इंटेल एफपीजीए आयपी इव्हॅल्युएशन मोड वापरणारे सर्व आयपी कोर एकाच वेळी डिझाईनमधील कोणत्याही आयपी कोरची वेळ संपतात. जेव्हा मूल्यमापनाची वेळ संपते, तेव्हा तुम्ही हार्डवेअर पडताळणी सुरू ठेवण्यापूर्वी FPGA डिव्हाइसला पुन्हा प्रोग्राम करणे आवश्यक आहे. उत्पादनासाठी आयपी कोरचा वापर वाढवण्यासाठी, आयपी कोरसाठी पूर्ण उत्पादन परवाना खरेदी करा.
तुम्ही अप्रतिबंधित डिव्हाइस प्रोग्रामिंग व्युत्पन्न करण्यापूर्वी तुम्ही परवाना खरेदी करणे आणि पूर्ण उत्पादन परवाना की व्युत्पन्न करणे आवश्यक आहे. file. इंटेल एफपीजीए आयपी इव्हॅल्युएशन मोड दरम्यान, कंपाइलर केवळ वेळ-मर्यादित डिव्हाइस प्रोग्रामिंग तयार करतो file ( _time_limited.sof) कालमर्यादेत कालबाह्य होईल.

आकृती 2. इंटेल एफपीजीए आयपी मूल्यांकन मोड प्रवाह

टीप:

पॅरामीटरायझेशन पायऱ्या आणि अंमलबजावणी तपशीलांसाठी प्रत्येक IP कोरच्या वापरकर्ता मार्गदर्शकाचा संदर्भ घ्या.
इंटेल आयपी कोरला प्रति-सीट, शाश्वत आधारावर परवाना देते. परवाना शुल्कामध्ये प्रथम वर्षाची देखभाल आणि समर्थन समाविष्ट आहे. पहिल्या वर्षानंतर अपडेट्स, बग फिक्स आणि तांत्रिक समर्थन प्राप्त करण्यासाठी तुम्ही देखभाल कराराचे नूतनीकरण करणे आवश्यक आहे. प्रोग्रॅमिंग व्युत्पन्न करण्यापूर्वी तुम्ही Intel FPGA IP कोरसाठी पूर्ण उत्पादन परवाना खरेदी करणे आवश्यक आहे ज्यांना उत्पादन परवाना आवश्यक आहे. fileजे तुम्ही अमर्यादित काळासाठी वापरू शकता. इंटेल एफपीजीए आयपी इव्हॅल्युएशन मोड दरम्यान, कंपाइलर केवळ वेळ-मर्यादित डिव्हाइस प्रोग्रामिंग तयार करतो file ( _time_limited.sof) कालमर्यादेत कालबाह्य होईल. तुमच्या उत्पादन परवाना की मिळवण्यासाठी, सेल्फ-सर्व्हिस परवाना केंद्राला भेट द्या किंवा तुमच्या स्थानिक Intel FPGA प्रतिनिधीशी संपर्क साधा.
इंटेल एफपीजीए सॉफ्टवेअर परवाना करार परवानाकृत आयपी कोर, इंटेल क्वार्टस प्राइम डिझाइन सॉफ्टवेअर आणि सर्व विनापरवाना आयपी कोरची स्थापना आणि वापर नियंत्रित करतात.

संबंधित माहिती

• इंटेल क्वार्टस प्राइम लायसन्सिंग साइट
• इंटेल एफपीजीए सॉफ्टवेअर इन्स्टॉलेशन आणि लायसन्सिंग

BCH IP कोर इंटेल FPGA IP मूल्यांकन मोड कालबाह्य वर्तन

जेव्हा सर्वात प्रतिबंधात्मक मूल्यमापन वेळ गाठली जाते तेव्हा डिव्हाइसमधील सर्व आयपी कोर एकाच वेळी संपतात. एखाद्या डिझाईनमध्ये एकापेक्षा जास्त IP कोर असल्यास, इतर IP कोरचे टाइम-आउट वर्तन विशिष्ट IP कोरच्या टाइम-आउट वर्तनावर मास्क करू शकते. आयपी कोरसाठी, अनटेदर केलेले टाइम-आउट 1 तास आहे; टेथर्ड टाइम-आउट मूल्य अनिश्चित आहे. हार्डवेअर मूल्यांकनाची वेळ संपल्यानंतर तुमचे डिझाइन काम करणे थांबवते. क्वार्टस प्राइम सॉफ्टवेअर इंटेल एफपीजीए आयपी इव्हॅल्युएशन मोड वापरते Fileइंटेल एफपीजीए आयपी इव्हॅल्युएशन मोड मूल्यांकन प्रोग्रामचा तुमचा वापर ओळखण्यासाठी तुमच्या प्रोजेक्ट डिरेक्टरीमध्ये s (.ocp). तुम्ही वैशिष्ट्य सक्रिय केल्यानंतर, ते हटवू नका files. जेव्हा मूल्यमापनाची वेळ संपते, तेव्हा डेटा आउटपुट पोर्ट data_out कमी होतो
संबंधित माहिती
AN 320: मेगाफंक्शन्सचे ओपनकोर प्लस मूल्यांकन

कॅटलॉग आणि पॅरामीटर संपादक

आयपी कॅटलॉग तुमच्या प्रोजेक्टसाठी उपलब्ध असलेले आयपी कोर दाखवतो. आयपी कोर शोधण्यासाठी आणि सानुकूलित करण्यासाठी आयपी कॅटलॉगची खालील वैशिष्ट्ये वापरा:

• सक्रिय डिव्हाइस कुटुंबासाठी आयपी दर्शवण्यासाठी किंवा सर्व डिव्हाइस कुटुंबांसाठी आयपी दर्शवण्यासाठी आयपी कॅटलॉग फिल्टर करा. तुमच्याकडे कोणताही प्रकल्प उघडला नसल्यास, आयपी कॅटलॉगमधील डिव्हाइस फॅमिली निवडा.
• IP कॅटलॉगमध्ये कोणतेही पूर्ण किंवा आंशिक IP कोर नाव शोधण्यासाठी शोध फील्डमध्ये टाइप करा.
• समर्थित उपकरणांबद्दल तपशील प्रदर्शित करण्यासाठी, IP कोरचे इंस्टॉलेशन फोल्डर उघडण्यासाठी आणि IP दस्तऐवजीकरणाच्या लिंकसाठी IP कॅटलॉगमधील IP कोर नावावर उजवे-क्लिक करा.
• क्लिक करा साठी शोधा भागीदार आयपी वरील भागीदार आयपी माहिती अॅक्सेस करण्यासाठी web.
• पॅरामीटर एडिटर तुम्हाला आयपी व्हेरिएशन नाव, पर्यायी पोर्ट्स आणि आउटपुट निर्दिष्ट करण्यास सूचित करतो file पिढी पर्याय. पॅरामीटर एडिटर उच्च-स्तरीय Intel Quartus Prime IP व्युत्पन्न करतो file (.ip) इंटेल क्वार्टस प्राइम प्रो एडिशन प्रोजेक्ट्समधील IP भिन्नतेसाठी.
• पॅरामीटर एडिटर उच्च-स्तरीय क्वार्टस IP व्युत्पन्न करतो file (.qip) इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन प्रोजेक्ट्समधील IP भिन्नतेसाठी. या files प्रकल्पातील IP भिन्नता दर्शवतात आणि पॅरामीटरायझेशन माहिती संग्रहित करतात.

आकृती 3. आयपी पॅरामीटर एडिटर (इंटेल क्वार्टस प्राइम प्रो एडिशन)

आकृती 4. आयपी पॅरामीटर एडिटर (इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन)

आयपी कोर जनरेट करत आहे (इंटेल क्वार्टस प्राइम प्रो एडिशन)

इंटेल क्वार्टस प्राइम पॅरामीटर एडिटरमध्ये इंटेल एफपीजीए आयपी कोर द्रुतपणे कॉन्फिगर करा. पॅरामीटर एडिटर लाँच करण्यासाठी आयपी कॅटलॉगमधील कोणत्याही घटकावर डबल-क्लिक करा. पॅरामीटर एडिटर तुम्हाला आयपी कोरची सानुकूल भिन्नता परिभाषित करण्याची परवानगी देतो. पॅरामीटर एडिटर आयपी व्हेरिएशन सिंथेसिस आणि पर्यायी सिम्युलेशन व्युत्पन्न करतो files आणि

जोडते
.ip file आपोआप तुमच्या प्रकल्पातील भिन्नता दर्शवित आहे.
आकृती 5. आयपी पॅरामीटर एडिटर (इंटेल क्वार्टस प्राइम प्रो एडिशन)

पॅरामीटर एडिटरमध्‍ये IP कोर शोधण्‍यासाठी, इन्‍स्‍टंटिएट करण्‍यासाठी आणि सानुकूलित करण्‍यासाठी या चरणांचे अनुसरण करा:

1. त्वरित आयपी भिन्नता समाविष्ट करण्यासाठी इंटेल क्वार्टस प्राइम प्रोजेक्ट (.qpf) तयार करा किंवा उघडा.
2. आयपी कॅटलॉग (टूल्स ➤ आयपी कॅटलॉग) मध्ये, सानुकूलित करण्यासाठी आयपी कोरच्या नावावर शोधा आणि डबल-क्लिक करा. विशिष्ट घटक शोधण्यासाठी, काही किंवा सर्व घटकांचे नाव IP कॅटलॉग शोध बॉक्समध्ये टाइप करा. नवीन IP भिन्नता विंडो दिसेल.
3. तुमच्या सानुकूल IP भिन्नतेसाठी उच्च-स्तरीय नाव निर्दिष्ट करा. IP भिन्नता नावे किंवा पथांमध्ये रिक्त स्थान समाविष्ट करू नका. पॅरामीटर एडिटर आयपी व्हेरिएशन सेटिंग्ज a मध्ये सेव्ह करतो file नाव दिले .ip ओके क्लिक करा. पॅरामीटर एडिटर दिसेल.
4. पॅरामीटर एडिटरमध्ये पॅरामीटर मूल्ये सेट करा आणि view घटकासाठी ब्लॉक आकृती. तळाशी पॅरामीटरायझेशन मेसेजेस टॅब आयपी पॅरामीटर्समधील कोणत्याही त्रुटी दाखवतो:

• वैकल्पिकरित्या, तुमच्या आयपी कोअरसाठी प्रदान केले असल्यास प्रीसेट पॅरामीटर मूल्ये निवडा. प्रीसेट विशिष्ट अनुप्रयोगांसाठी प्रारंभिक पॅरामीटर मूल्ये निर्दिष्ट करतात.
• IP कोर कार्यक्षमता, पोर्ट कॉन्फिगरेशन आणि डिव्हाइस-विशिष्ट वैशिष्ट्ये परिभाषित करणारे पॅरामीटर्स निर्दिष्ट करा.
• आयपी कोरवर प्रक्रिया करण्यासाठी पर्याय निर्दिष्ट करा files इतर EDA साधनांमध्ये.
• टीप: विशिष्ट IP कोर पॅरामीटर्सबद्दल माहितीसाठी तुमच्या IP कोर वापरकर्ता मार्गदर्शकाचा संदर्भ घ्या.

1. क्लिक करा HDL व्युत्पन्न करा. जनरेशन डायलॉग बॉक्स दिसेल.
2. आउटपुट निर्दिष्ट करा file जनरेशन पर्याय, आणि नंतर जनरेट क्लिक करा. संश्लेषण आणि अनुकरण files तुमच्या वैशिष्ट्यांनुसार व्युत्पन्न करा.
3. सिम्युलेशन टेस्टबेंच व्युत्पन्न करण्यासाठी, Generate ➤ Generate Testbench System वर क्लिक करा. testbench जनरेशन पर्याय निर्दिष्ट करा, आणि नंतर व्युत्पन्न करा क्लिक करा.
4. तुम्ही तुमच्या टेक्स्ट एडिटरमध्ये कॉपी आणि पेस्ट करू शकता असा HDL इन्स्टंटिएशन टेम्प्लेट व्युत्पन्न करण्यासाठी, जनरेट ➤ इंस्टंटिएशन टेम्प्लेट दाखवा क्लिक करा.
5. समाप्त क्लिक करा. जोडण्यास सांगितले असल्यास होय क्लिक करा files तुमच्या प्रकल्पातील IP भिन्नता दर्शवित आहे.
6. तुमचा आयपी व्हेरिएशन व्युत्पन्न आणि इन्स्टंट केल्यावर, पोर्ट कनेक्ट करण्यासाठी योग्य पिन असाइनमेंट करा.

टीप: काही आयपी कोर आयपी कोर पॅरामीटर्सनुसार भिन्न एचडीएल अंमलबजावणी निर्माण करतात. या IP कोरच्या अंतर्निहित RTL मध्ये एक अद्वितीय हॅश कोड आहे जो IP कोरच्या भिन्न भिन्नतांमधील मॉड्यूल नावाची टक्कर प्रतिबंधित करतो. IP निर्मिती दरम्यान समान IP सेटिंग्ज आणि सॉफ्टवेअर आवृत्ती दिल्यास, हा अद्वितीय कोड सुसंगत राहतो. तुम्ही IP कोरचे पॅरामीटर्स संपादित केल्यास किंवा IP कोर आवृत्ती अपग्रेड केल्यास हा अद्वितीय कोड बदलू शकतो. तुमच्या सिम्युलेशन वातावरणात या अनन्य कोड्सवर अवलंबित्व टाळण्यासाठी, संयुक्त सिम्युलेटर सेटअप स्क्रिप्ट तयार करणे पहा.

आयपी कोअर जनरेशन आउटपुट (इंटेल क्वार्टस प्राइम प्रो एडिशन)

इंटेल क्वार्टस प्राइम सॉफ्टवेअर खालील आउटपुट व्युत्पन्न करते file प्लॅटफॉर्म डिझायनर प्रणालीचा भाग नसलेल्या वैयक्तिक आयपी कोरसाठी रचना.

आकृती 6. वैयक्तिक IP कोर जनरेशन आउटपुट (इंटेल क्वार्टस प्राइम प्रो एडिशन)

• तुमच्या IP कोर भिन्नतेसाठी समर्थित आणि सक्षम असल्यास.

तक्ता 6. आउटपुट Fileइंटेल एफपीजीए आयपी जनरेशनचे

File नाव	वर्णन
<your_ip>.आयपी	शीर्ष-स्तरीय IP भिन्नता file ज्यामध्ये तुमच्या प्रोजेक्टमधील आयपी कोरचे पॅरामीटरायझेशन आहे. जर IP भिन्नता प्लॅटफॉर्म डिझायनर प्रणालीचा भाग असेल, तर पॅरामीटर एडिटर देखील .qsys व्युत्पन्न करतो. file.
<your_ip>.cmp	VHDL घटक घोषणा (.cmp) file एक मजकूर आहे file ज्यामध्ये तुम्ही VHDL डिझाइनमध्ये वापरता त्या स्थानिक जेनेरिक आणि पोर्ट व्याख्या आहेत files.
<your_ip>_generation.rpt	आयपी किंवा प्लॅटफॉर्म डिझायनर जनरेशन लॉग file. IP जनरेशन दरम्यान संदेशांचा सारांश प्रदर्शित करते.
चालू ठेवले…

File नाव	वर्णन
<your_ip>.qgsimc (फक्त प्लॅटफॉर्म डिझायनर सिस्टम)	सिम्युलेशन कॅशिंग file जे .qsys आणि .ip ची तुलना करते fileप्लॅटफॉर्म डिझायनर सिस्टीम आणि आयपी कोरच्या सध्याच्या पॅरामीटरायझेशनसह. ही तुलना प्लॅटफॉर्म डिझायनर HDL चे पुनर्जन्म वगळू शकते की नाही हे निर्धारित करते.
<your_ip>.qgsynth (फक्त प्लॅटफॉर्म डिझायनर सिस्टम)	संश्लेषण कॅशिंग file जे .qsys आणि .ip ची तुलना करते fileप्लॅटफॉर्म डिझायनर सिस्टीम आणि आयपी कोरच्या सध्याच्या पॅरामीटरायझेशनसह. ही तुलना प्लॅटफॉर्म डिझायनर HDL चे पुनर्जन्म वगळू शकते की नाही हे निर्धारित करते.
<your_ip>.qip	IP घटक एकत्रित आणि संकलित करण्यासाठी सर्व माहिती समाविष्ट आहे.
<your_ip>.csv	IP घटकाच्या अपग्रेड स्थितीबद्दल माहिती असते.
.bsf	ब्लॉक डायग्राममध्ये वापरण्यासाठी IP भिन्नतेचे प्रतीकात्मक प्रतिनिधित्व Files (.bdf).
<your_ip>.एसपीडी	इनपुट file की ip-make-simscript ला सिम्युलेशन स्क्रिप्ट तयार करणे आवश्यक आहे. .एसपीडी file ची यादी समाविष्ट आहे files तुम्ही सिम्युलेशनसाठी व्युत्पन्न करता, तुम्ही सुरू केलेल्या आठवणींबद्दल माहितीसह.
<your_ip>.ppf	पिन प्लॅनर File (.ppf) तुम्ही पिन प्लॅनरसह वापरण्यासाठी तयार केलेल्या IP घटकांसाठी पोर्ट आणि नोड असाइनमेंट संग्रहित करते.
<your_ip>_bb.v	व्हेरिलॉग ब्लॅकबॉक्स वापरा (_bb. v) file ब्लॅक बॉक्स म्हणून वापरण्यासाठी रिक्त मॉड्यूल घोषणा म्हणून.
<your_ip>_inst.v किंवा _inst.vhd	एचडीएल माजीample instantiation टेम्पलेट. यातील मजकूर कॉपी आणि पेस्ट करा file तुमच्या HDL मध्ये file IP भिन्नता त्वरित करण्यासाठी.
<your_ip>.regmap	आयपीमध्ये नोंदणी माहिती असल्यास, इंटेल क्वार्टस प्राइम सॉफ्टवेअर .regmap तयार करते file. .regmap file मास्टर आणि स्लेव्ह इंटरफेसच्या रजिस्टर नकाशा माहितीचे वर्णन करते. या file पूरक .sopcinfo file प्रणालीबद्दल अधिक तपशीलवार नोंदणी माहिती प्रदान करून. या file नोंदणी प्रदर्शन सक्षम करते views आणि सिस्टम कन्सोलमध्ये वापरकर्ता-सानुकूलित आकडेवारी.
<your_ip>.svd	HPS सिस्टम डीबग साधनांना अनुमती देते view प्लॅटफॉर्म डिझायनर सिस्टीममध्ये HPS शी जोडलेल्या पेरिफेरल्सचे रजिस्टर नकाशे. संश्लेषणादरम्यान, इंटेल क्वार्टस प्राइम सॉफ्टवेअर .svd संचयित करते files .sof मध्ये सिस्टम कन्सोल मास्टर्सना दृश्यमान असलेल्या स्लेव्ह इंटरफेससाठी file डीबग सत्रात. सिस्टम कन्सोल हा विभाग वाचतो, जो प्लॅटफॉर्म डिझायनर नोंदणी नकाशाच्या माहितीसाठी क्वेरी करतो. सिस्टम स्लेव्हसाठी, प्लॅटफॉर्म डिझायनर नावाने रजिस्टर्समध्ये प्रवेश करतो.
<your_ip>.व्हीyour_ip>.vhd	एचडीएल files जे संश्लेषण किंवा सिम्युलेशनसाठी प्रत्येक सबमॉड्यूल किंवा चाइल्ड आयपी कोर इन्स्टंट करते.
मार्गदर्शक/	मॉडेलसिम सिम्युलेशन सेट करण्यासाठी आणि चालवण्यासाठी msim_setup.TCL स्क्रिप्ट आहे.
aldec/	एक Riviera*-PRO स्क्रिप्ट rivierapro_setup समाविष्टीत आहे. सिम्युलेशन सेटअप आणि रन करण्यासाठी TCL.
/synopsys/vcs /synopsys/vcsmx	VCS* सिम्युलेशन सेट करण्यासाठी आणि चालविण्यासाठी शेल स्क्रिप्ट vcs_setup.sh समाविष्टीत आहे. एक शेल स्क्रिप्ट vcsmx_setup.sh आणि synopsys_sim.setup समाविष्टीत आहे file VCS MX* सिम्युलेशन सेट करण्यासाठी आणि चालवण्यासाठी.
/ताल	शेल स्क्रिप्ट ncsim_setup.sh आणि इतर सेटअप समाविष्टीत आहे fileएनसीएसआयएम सिम्युलेशन सेट करणे आणि चालवणे.
/सबमॉड्यूल्स	एचडीएल समाविष्ट आहे fileआयपी कोर सबमॉड्यूलसाठी s.
<आयपी सबमॉड्यूल>/	प्लॅटफॉर्म डिझायनर प्रत्येक IP सबमॉड्यूल निर्देशिकेसाठी /सिंथ आणि /सिम सब-डिरेक्टरी व्युत्पन्न करतो जी प्लॅटफॉर्म डिझायनर व्युत्पन्न करते.

इंटेल एफपीजीए आयपी कोरचे अनुकरण करत आहे

इंटेल क्वार्टस प्राइम सॉफ्टवेअर विशिष्ट EDA सिम्युलेटरमध्ये IP कोर RTL सिम्युलेशनला समर्थन देते. आयपी जनरेशन सिम्युलेशन तयार करते files, फंक्शनल सिम्युलेशन मॉडेलसह, कोणतेही टेस्टबेंच (किंवा उदाample डिझाइन), आणि प्रत्येक IP कोरसाठी विक्रेता-विशिष्ट सिम्युलेटर सेटअप स्क्रिप्ट. फंक्शनल सिम्युलेशन मॉडेल आणि कोणतेही टेस्टबेंच किंवा माजी वापराampअनुकरण साठी le डिझाइन. आयपी जनरेशन आउटपुटमध्ये कोणतेही टेस्टबेंच संकलित करण्यासाठी आणि चालविण्यासाठी स्क्रिप्ट देखील समाविष्ट असू शकतात. स्क्रिप्ट सर्व मॉडेल्स किंवा लायब्ररी सूचीबद्ध करतात ज्या तुम्हाला तुमचा IP कोर सिम्युलेट करण्यासाठी आवश्यक असतात.
इंटेल क्वार्टस प्राइम सॉफ्टवेअर अनेक सिम्युलेटरसह एकत्रीकरण प्रदान करते आणि आपल्या स्वतःच्या स्क्रिप्टेड आणि कस्टम सिम्युलेशन फ्लोसह एकाधिक सिम्युलेशन प्रवाहांना समर्थन देते. तुम्ही कोणता प्रवाह निवडाल, आयपी कोर सिम्युलेशनमध्ये पुढील चरणांचा समावेश आहे:

1. सिम्युलेशन मॉडेल, टेस्टबेंच (किंवा उदाample डिझाइन), आणि सिम्युलेटर सेटअप स्क्रिप्ट files.
2. तुमचे सिम्युलेटर वातावरण आणि कोणत्याही सिम्युलेशन स्क्रिप्ट सेट करा.
3. सिम्युलेशन मॉडेल लायब्ररी संकलित करा.
4. तुमचा सिम्युलेटर चालवा.

Intel FPGAs डिझाइन फ्लोसाठी DSP बिल्डर

Intel FPGAs साठी DSP बिल्डर अल्गोरिदम-अनुकूल विकास वातावरणात DSP डिझाइनचे हार्डवेअर प्रतिनिधित्व तयार करण्यात मदत करून डिजिटल सिग्नल प्रोसेसिंग (DSP) डिझाइन सायकल लहान करते.
हा IP कोर Intel FPGAs साठी DSP बिल्डरला सपोर्ट करतो. जर तुम्हाला Intel FPGAs मॉडेलसाठी DSP बिल्डर तयार करायचा असेल ज्यामध्ये IP कोर व्हेरिएशन असेल तर Intel FPGAs प्रवाहासाठी DSP बिल्डर वापरा; तुम्‍हाला तुमच्‍या डिझाईनमध्‍ये मॅन्युअली इन्‍स्‍टन्‍शिएट करू शकणारे IP कोर व्हेरिएशन तयार करायचे असल्यास IP कॅटलॉग वापरा.
संबंधित माहिती
इंटेल एफपीजीए हँडबुकसाठी डीएसपी बिल्डरमधील मेगाकोर फंक्शन्स धडा वापरणे.

BCH IP कोर कार्यात्मक वर्णन

हा विषय IP कोरच्या आर्किटेक्चर, इंटरफेस आणि सिग्नलचे वर्णन करतो.
तुम्ही BCH IP कोरला एन्कोडर किंवा डीकोडर म्हणून पॅरामीटराइज करू शकता. एन्कोडर डेटा पॅकेट प्राप्त करतो आणि चेक चिन्हे व्युत्पन्न करतो; डीकोडर त्रुटी शोधतो आणि दुरुस्त करतो.

BCH IP कोर एन्कोडर

BCH एन्कोडरमध्ये d डेटा बिट्सच्या इनपुट आणि आउटपुटसह समांतर आर्किटेक्चर आहे. जेव्हा एन्कोडरला डेटा चिन्हे प्राप्त होतात, तेव्हा तो दिलेल्या कोडवर्डसाठी चेक चिन्हे तयार करतो आणि चेक चिन्हांसह इनपुट कोडवर्ड आउटपुट इंटरफेसवर पाठवतो. एन्कोडर अपस्ट्रीम घटकावर बॅकप्रेशर वापरतो जेव्हा तो चेक चिन्हे व्युत्पन्न करतो.
आकृती 7. एन्कोडर वेळ

तयार सिग्नल सूचित करतो की एन्कोडर येणारा प्रवाह स्वीकारू शकतो. clk राईजिंग एजवर, एन्कोडर रेडी सिग्नल जास्त असल्यास, डेटा_इन पोर्टद्वारे इनपुट डेटा प्रवाह पाठवा आणि वैध इनपुट डेटा दर्शविण्यासाठी लोड उच्च दाबा. समजा पूर्ण संदेश शब्दाला X घड्याळ सिग्नलची आवश्यकता आहे. जेव्हा ही इनपुट प्रक्रिया X-1 घड्याळ चक्रापर्यंत पोहोचते, तेव्हा एन्कोडर रेडी सिग्नल कमी होतो. पुढील clk वाढत्या काठावर, एन्कोडर डेटा_इन पोर्टमधून इनपुट स्वीकारतो आणि एन्कोडरला संपूर्ण संदेश शब्द प्राप्त होतो. तयार सिग्नल पुन्हा उच्च पातळीवर येण्यापूर्वी, एन्कोडर नवीन इनपुट डेटा स्वीकारत नाही. जेव्हा valid_outt सिग्नल उच्च असल्याचे प्रतिपादन केले जाते, तेव्हा डेटा_आउट पोर्टवर आउटपुट एन्कोडेड कोडवर्ड वैध असतो. पहिल्या घड्याळाच्या चक्रात जेथे आउटपुट डेटा वैध असतो, फक्त एका सायकलसाठी sop_out उच्च धरले जाते, जे पॅकेटची सुरूवात दर्शवते. आयपी कोरमध्ये फॉरवर्ड आणि बॅक प्रेशर असते, जे तुम्ही तयार आणि सिंक_रेडी सिग्नलसह नियंत्रित करू शकता. sop_in आणि eop_in सिग्नलला घड्याळाच्या चक्रावर, म्हणजे इनपुट कोडवर्डचे पहिले आणि शेवटचे घड्याळ चक्रावर अचूकपणे ठामपणे सांगा.

संक्षिप्त केलेले कोडवर्ड
बीसीएच आयपी कोर लहान कोडवर्डना समर्थन देतो. लहान केलेल्या कोडवर्डमध्ये N च्या कमाल मूल्यापेक्षा कमी चिन्हे असतात, जे 2M –1 असते, जेथे N ही प्रति कोडवर्ड प्रतीकांची एकूण संख्या असते आणि M ही प्रति चिन्हाच्या बिट्सची संख्या असते. कोडवर्डच्या सुरुवातीला 0 वर सेट केलेल्या अतिरिक्त डेटा चिन्हांसह एक लहान कोडवर्ड गणितीयदृष्ट्या जास्तीत जास्त-लांबीच्या कोडच्या समतुल्य असतो. माजी साठीample, (220,136) हा (255,171) चा छोटा कोडवर्ड आहे. हे दोन्ही कोडवर्ड चेक चिन्हांची समान संख्या वापरतात, 11. डीकोडरसह लहान कोडवर्ड वापरण्यासाठी, कोडवर्ड लांबी योग्य मूल्यावर सेट करण्यासाठी पॅरामीटर एडिटर वापरा.

बीसीएच आयपी कोर डीकोडर

जेव्हा डीकोडरला एन्कोड केलेला कोडवर्ड प्राप्त होतो, तेव्हा तो त्रुटी शोधण्यासाठी आणि त्या दुरुस्त करण्यासाठी चेक चिन्हांचा वापर करतो. चॅनेलमधील आवाजामुळे प्राप्त झालेला एन्कोड केलेला कोडवर्ड मूळ कोडवर्डपेक्षा वेगळा असू शकतो. डीकोडर त्रुटी स्थान आणि त्रुटी मूल्य शोधण्यासाठी अनेक बहुपदी वापरून त्रुटी शोधतो. जेव्हा डीकोडरला त्रुटी स्थान आणि मूल्य प्राप्त होते, तेव्हा डीकोडर कोडवर्डमधील त्रुटी सुधारतो आणि कोडवर्ड आउटपुटवर पाठवतो. e<=t असल्यास, IP कोर त्रुटी सुधारू शकतो; e > t असल्यास, तुम्हाला अप्रत्याशित परिणाम दिसतील.
आकृती 8. डिकोडर वेळ

जेव्हा तुम्ही लोड सिग्नल आणि sop_in सिग्नलचा दावा करता तेव्हा कोडवर्ड सुरू होतो. डीकोडर data_in वरील डेटा वैध डेटा म्हणून स्वीकारतो. जेव्हा तुम्ही eop_in सिग्नलचा दावा करता तेव्हा कोडवर्ड संपतो. 1-चॅनेल कोडवर्डसाठी, एका घड्याळाच्या चक्रासाठी sop_in आणि eop_in सिग्नल दाबा. जेव्हा डीकोडर रेडी सिग्नल डिसेसर्ट करतो, तेव्हा डीकोडर पुन्हा तयार सिग्नलचा दावा करेपर्यंत कोणत्याही डेटावर प्रक्रिया करू शकत नाही. आउटपुटवर, ऑपरेशन एकसारखे आहे. जेव्हा डीकोडर valid_out सिग्नल आणि sop_out सिग्नलचा दावा करतो, तेव्हा डीकोडर data_out वर वैध डेटा प्रदान करतो. कोडवर्डचा प्रारंभ आणि शेवट सूचित करण्यासाठी डीकोडर sop_out सिग्नल आणि eop_out सिग्नलचा दावा करतो. डीकोडर आपोआप कोडवर्डमधील त्रुटी शोधतो आणि दुरुस्त करतो आणि जेव्हा तो सुधारता न येण्याजोगा कोडवर्ड येतो तेव्हा नंबर_ऑफ_एरर सिग्नलचा दावा करतो. डीकोडर चेक चिन्हांसह संपूर्ण कोडवर्ड आउटपुट करतो, जो तुम्ही काढला पाहिजे. तयार सिग्नल सूचित करतो की डीकोडर येणारा प्रवाह स्वीकारू शकतो. clk राईजिंग एजवर, एन्कोडर रेडी सिग्नल जास्त असल्यास, डेटा_इन द्वारे इनपुट डेटा प्रवाह पाठवा आणि वैध इनपुट डेटा सूचित करण्यासाठी लोड उच्च करा. जेव्हा valid_out उच्च दाबले जाते, तेव्हा आउटपुट डीकोड केलेला शब्द डेटा_आउट पोर्टवर वैध असतो. त्रुटींची_संख्या ही IP कोर शोधलेल्या त्रुटींची संख्या दर्शवते. पहिल्या घड्याळ चक्रात जेथे आउटपुट डेटा वैध असतो, फक्त एका चक्रासाठी sop_out उच्च दाबले जाते, जे आउटपुट पॅकेटची सुरूवात दर्शवते. आयपी कोरमध्ये फॉरवर्ड आणि बॅक प्रेशर असते, जे तुम्ही रेडी सिग्नल आणि सिंक_रेडी सिग्नलसह नियंत्रित करता. sop_in आणि eop_in सिग्नलला घड्याळाच्या चक्रावर, म्हणजे इनपुट कोडवर्डचे पहिले आणि शेवटचे घड्याळ चक्रावर अचूकपणे ठामपणे सांगा.

CH IP कोर पॅरामीटर्स

तक्ता 7. पॅरामीटर्स

पॅरामीटर	कायदेशीर मूल्ये	डीफॉल्ट मूल्य	वर्णन
BCH मॉड्यूल	एन्कोडर किंवा डीकोडर	एन्कोडर	एन्कोडर किंवा डीकोडर निर्दिष्ट करा.
प्रति चिन्ह बिट्सची संख्या (m)	3 ते 14 (एनकोडर किंवा 6 ते 14 (डीकोडर)	14	प्रति चिन्ह बिट्सची संख्या निर्दिष्ट करा.
कोडवर्ड लांबी (n)	parity_bits+1 : 2m-1	8,784	कोडवर्ड लांबी निर्दिष्ट करा. डीकोडर प्रत्येक घड्याळ चक्र 6.5 असल्यास नवीन चिन्ह स्वीकारतोR < N. जर N>=6.5R +1, डीकोडर सतत वर्तन दाखवतो.
त्रुटी सुधारण्याची क्षमता (टी)	पासून श्रेणी मिळविली m. डीकोडरसाठी, विझार्ड 8 आणि 127 मधील श्रेणी कॅप करतो.	40	दुरुस्त करण्यासाठी बिट्सची संख्या निर्दिष्ट करा.
समता बिट्स	–	560	कोडवर्डमधील पॅरिटी बिट्सची संख्या दाखवते. विझार्ड हा पॅरामीटर t वरून मिळवतो.
संदेशाची लांबी (k)	–	8,224	कोडवर्डमधील संदेश बिट्सची संख्या दर्शविते. विझार्ड हा पॅरामीटर t आणि n मधून मिळवतो.
आदिम बहुपद	–	17,475	आदिम बहुपद दाखवते. m च्या निवडीवरून प्राप्त झाले आहे.
समांतर इनपुट डेटा रुंदी	एन्कोडर: 1 ते मिनिट (पॅरिटी_बिट्स, k-1). डिकोडर: • d < मजला(n*3/14) • d < मजला(n/ floor[2*log2(2*t)])	20	प्रत्येक घड्याळ चक्रात इनपुट करण्यासाठी बिट्सची संख्या.

बीसीएच आयपी कोर इंटरफेस आणि सिग्नल

तक्ता 8. घड्याळ आणि सिग्नल रीसेट करा

नाव	Avalon-ST प्रकार	दिशा	वर्णन
सीएलके	सीएलके	इनपुट	मुख्य सिस्टम घड्याळ. संपूर्ण आयपी कोर सीएलकेच्या वाढत्या काठावर चालतो.
रीसेट	रीसेट_n	इनपुट	एक सक्रिय कमी सिग्नल जो दावा केल्यावर संपूर्ण सिस्टम रीसेट करतो. तुम्ही हा सिग्नल असिंक्रोनसपणे सांगू शकता. तथापि, तुम्ही ते clk_clk सिग्नलवर समकालिकपणे डीझर्ट करणे आवश्यक आहे. जेव्हा आयपी कोर रीसेट करून पुनर्प्राप्त होतो, तेव्हा तो प्राप्त केलेला डेटा संपूर्ण पॅकेट असल्याची खात्री करा.

तक्ता 9. एव्हलॉन-एसटी इनपुट आणि आउटपुट इंटरफेस सिग्नल

नाव	Avalon-ST प्रकार	दिशा	वर्णन
तयार	तयार	आउटपुट	सिंक डेटा स्वीकारण्यास तयार आहे हे दर्शविण्यासाठी डेटा ट्रान्सफर रेडी सिग्नल. सिंक इंटरफेस संपूर्ण इंटरफेसवर डेटाचा प्रवाह नियंत्रित करण्यासाठी तयार सिग्नल चालवितो. सिंक इंटरफेस सध्याच्या clk वाढत्या काठावर डेटा इंटरफेस सिग्नल कॅप्चर करतो.
डेटा_इन[]	डेटा	इनपुट	प्रत्येक कोडवर्डसाठी डेटा इनपुट, चिन्हानुसार चिन्ह. तुम्ही in_valid सिग्नलचा दावा करता तेव्हाच वैध.
डेटा_आउट	डेटा	आउटपुट	जेव्हा IP कोर आउट_व्हॅलिड सिग्नलचा दावा करतो तेव्हा डीकोड केलेले आउटपुट असते. दुरुस्त केलेली चिन्हे ज्या क्रमाने प्रविष्ट केली आहेत त्याच क्रमाने आहेत.
eop_in	eop	इनपुट	पॅकेटचा शेवट (कोडवर्ड) सिग्नल.
eop_out	eop	आउटपुट	पॅकेटचा शेवट (कोडवर्ड) सिग्नल. हा सिग्नल डेटा_इन[] बसवरील पॅकेट सीमा दर्शवतो. जेव्हा IP कोर हा सिग्नल उंचावर चालवतो, तेव्हा ते सूचित करते की पॅकेटचा शेवट data_in[] बसमध्ये आहे. आयपी कोर प्रत्येक पॅकेटच्या शेवटच्या हस्तांतरणावर हा सिग्नल देतो.
मध्ये_त्रुटी	त्रुटी	इनपुट	एरर सिग्नल. इनपुट डेटा चिन्ह एरर आहे का आणि डीकोडर त्यास इरेजर मानू शकतो किंवा नाही हे निर्दिष्ट करते. केवळ इरेजर-सपोर्टिंग डीकोडर.
भार	वैध	इनपुट	डेटा सिग्नलची वैधता दर्शवण्यासाठी डेटा वैध सिग्नल. जेव्हा तुम्ही in_valid सिग्नलचा दावा करता, तेव्हा Avalon-ST डेटा इंटरफेस सिग्नल वैध असतात. तुम्ही in_valid सिग्नल रद्द करता तेव्हा, Avalon-ST डेटा इंटरफेस सिग्नल अवैध असतात आणि त्याकडे दुर्लक्ष केले पाहिजे. जेव्हाही डेटा उपलब्ध असेल तेव्हा तुम्ही in_valid सिग्नलचा दावा करू शकता. तथापि, जेव्हा आयपी कोर इन_रेडी सिग्नलचा दावा करतो तेव्हाच सिंक स्त्रोताकडील डेटा कॅप्चर करते.
त्रुटी_संख्या	त्रुटी	आउटपुट	त्रुटींची संख्या दर्शवते (केवळ डीकोडर). जेव्हा आयपी कोअर eop_out ऍसर्ट करते तेव्हा वैध.
sop_in	sop	इनपुट	पॅकेट (कोडवर्ड) सिग्नलची सुरुवात.
sop_out	sop	आउटपुट	पॅकेट (कोडवर्ड) सिग्नलची सुरुवात. हा सिग्नल डेटा_इन[] बसवरील कोडवर्ड सीमा दर्शवतो. जेव्हा आयपी कोर हा सिग्नल उंचावर चालवतो, तेव्हा ते सूचित करते की पॅकेटची सुरुवात data_in[] बसमध्ये आहे. IP कोर प्रत्येक कोडवर्डच्या पहिल्या ट्रान्सफरवर हा सिग्नल ठासून देतो.
सिंक_तयार	तयार	इनपुट	डाउनस्ट्रीम मॉड्यूल डेटा स्वीकारण्यासाठी तयार आहे हे सूचित करण्यासाठी डेटा ट्रान्सफर रेडी सिग्नल. जेव्हा तुम्ही सिंक_रेडी सिग्नलचा दावा करता तेव्हा स्त्रोत नवीन डेटा (उपलब्ध असल्यास) प्रदान करतो आणि जेव्हा तुम्ही सिंक_रेडी सिग्नल बंद करता तेव्हा नवीन डेटा प्रदान करणे थांबवते. जर स्त्रोत नवीन डेटा प्रदान करण्यात अक्षम असेल, तर तो वैध डेटा इंटरफेस सिग्नल चालविण्यास तयार होईपर्यंत एक किंवा अधिक घड्याळ चक्रांसाठी valid_out काढून टाकतो.
वैध_बाह्य	वैध	आउटपुट	डेटा वैध सिग्नल. जेव्हाही वैध आउटपुट data_out वर असतो तेव्हा IP कोर valid_out सिग्नल उच्च असल्याचे प्रतिपादन करतो; जेव्हा data_out वर कोणतेही वैध आउटपुट नसते तेव्हा IP कोर सिग्नल बंद करतो.

Qsys मध्ये व्युत्पन्न केलेल्या IP कोरसाठी, सर्व सिग्नल Avalon-ST इंटरफेसमध्ये असतात. एन्कोडरसाठी:

• इनपुट: डेटा_इन च्या डेटा रुंदीमध्ये[0]
• आउटपुट: डेटा_आउटच्या डेटा रुंदीसाठी[0].

डीकोडरसाठी:

• इनपुट: डेटा_इन च्या डेटा रुंदीमध्ये[0]
• आउटपुट: आउट [0 ते डेटा रुंदी+संख्या_त्रुटी | डेटा_आउट]

डीएसपी आयपी कोरमध्ये एव्हलॉन-एसटी इंटरफेस

एव्हलॉन-एसटी इंटरफेस स्त्रोत इंटरफेसमधून सिंक इंटरफेसमध्ये डेटा ट्रान्सफर करण्यासाठी मानक, लवचिक आणि मॉड्यूलर प्रोटोकॉल परिभाषित करतात.
इनपुट इंटरफेस एक Avalon-ST सिंक आहे आणि आउटपुट इंटरफेस Avalon-ST स्त्रोत आहे. एव्हलॉन-एसटी इंटरफेस अनेक चॅनेलवर इंटरलीव्ह केलेल्या पॅकेटसह पॅकेट हस्तांतरणास समर्थन देते.
एव्हलॉन-एसटी इंटरफेस सिग्नल चॅनेल किंवा पॅकेट सीमांच्या ज्ञानाशिवाय डेटाच्या एकाच प्रवाहाला समर्थन देणाऱ्या पारंपारिक स्ट्रीमिंग इंटरफेसचे वर्णन करू शकतात. अशा इंटरफेसमध्ये सामान्यत: डेटा, तयार आणि वैध सिग्नल असतात. एव्हलॉन-एसटी इंटरफेस बर्स्ट आणि पॅकेट ट्रान्सफरसाठी अनेक चॅनेलमध्ये इंटरलीव्ह केलेल्या पॅकेटसह अधिक जटिल प्रोटोकॉलचे समर्थन करू शकतात. एव्हलॉन-एसटी इंटरफेस मूळतः मल्टीचॅनल डिझाइन्स सिंक्रोनाइझ करतो, जे तुम्हाला जटिल नियंत्रण तर्क लागू न करता कार्यक्षम, वेळ-मल्टीप्लेक्स अंमलबजावणी साध्य करण्यास अनुमती देते.
एव्हलॉन-एसटी इंटरफेस बॅकप्रेशरला समर्थन देतात, जी प्रवाह नियंत्रण यंत्रणा आहे जिथे सिंक डेटा पाठवणे थांबवण्यासाठी स्त्रोताला सिग्नल करू शकते. जेव्हा त्याचे FIFO बफर भरलेले असतात किंवा जेव्हा त्याच्या आउटपुटवर गर्दी असते तेव्हा डेटाचा प्रवाह थांबवण्यासाठी सिंक सामान्यत: बॅकप्रेशर वापरते.
संबंधित माहिती
Avalon इंटरफेस तपशील

दस्तऐवज पुनरावृत्ती इतिहास

BCH IP कोर वापरकर्ता मार्गदर्शक पुनरावृत्ती इतिहास.

तारीख	आवृत्ती	बदल
2017.11.06	17.1	• Intel Cyclone 10 उपकरणांसाठी समर्थन जोडले • एन्कोडर आणि डीकोडर वर्णनांमधील सिग्नल नावे दुरुस्त केली आहेत.
2017.02.14	16.1	• उत्पादन आयडी आणि विक्रेता आयडी काढला. • दुरुस्त केले त्रुटी सुधारण्याची क्षमता (t) कमाल मूल्य 127 पर्यंत
2015.10.01	15.1	उत्पादन आयडी आणि ऑर्डरिंग कोड जोडला.
2015.05.01	15.0	प्रारंभिक प्रकाशन

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.

• इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

A. BCH IP कोर दस्तऐवज संग्रहण

सारणीमध्ये IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.

आयपी कोर आवृत्ती	वापरकर्ता मार्गदर्शक
16.1	BCH IP कोर वापरकर्ता मार्गदर्शक
15.1	BCH IP कोर वापरकर्ता मार्गदर्शक

कागदपत्रे / संसाधने

इंटेल बीसीएच आयपी कोर [pdf] वापरकर्ता मार्गदर्शक बीसीएच आयपी कोर, बीसीएच आयपी, कोर

संदर्भ

• वापरकर्ता मॅन्युअल