25G इथरनेट इंटेल® FPGA IP रिलीझ नोट्स
वापरकर्ता मार्गदर्शक
25G इथरनेट इंटेल एफपीजीए आयपी रिलीझ नोट्स (इंटेल एजिलेक्स उपकरण)
Intel® FPGA IP आवृत्त्या v19.1 पर्यंत Intel Quartus® Prime Design Suite सॉफ्टवेअर आवृत्त्यांशी जुळतात. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 मध्ये प्रारंभ करून, इंटेल FPGA IP मध्ये नवीन आवृत्ती योजना आहे.
Intel FPGA IP आवृत्ती (XYZ) क्रमांक प्रत्येक इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्तीसह बदलू शकतो. यामध्ये बदल:
- X हे IP चे मोठे पुनरावृत्ती सूचित करते. तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअर अपडेट केल्यास, तुम्ही आयपी पुन्हा निर्माण करणे आवश्यक आहे.
- Y सूचित करते की IP मध्ये नवीन वैशिष्ट्ये समाविष्ट आहेत. या नवीन वैशिष्ट्यांचा समावेश करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- Z सूचित करते की IP मध्ये किरकोळ बदल समाविष्ट आहेत. हे बदल समाविष्ट करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
1.1. 25G इथरनेट इंटेल FPGA IP v1.0.0
तक्ता 1. v1.0.0 2022.09.26
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 22.3 | Intel Agilex™ F-tile डिव्हाइस कुटुंबासाठी समर्थन जोडले. • फक्त 25G गती दर समर्थित आहे. • 1588 प्रिसिजन टाइम प्रोटोकॉल समर्थित नाही. |
— |
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
आयएसओ
१६:१०
नोंदणीकृत
25G इथरनेट इंटेल एफपीजीए आयपी रिलीझ नोट्स (इंटेल स्ट्रॅटिक्स 10 उपकरणे)
विशिष्ट IP आवृत्तीसाठी रिलीझ नोट उपलब्ध नसल्यास, IP मध्ये त्या आवृत्तीमध्ये कोणतेही बदल नाहीत. v18.1 पर्यंतच्या IP अपडेट रिलीझच्या माहितीसाठी, Intel Quartus Prime Design Suite Update Release Notes पहा.
इंटेल FPGA IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्यांशी v19.1 पर्यंत जुळतात. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2, इंटेल मध्ये सुरू होत आहे
FPGA IP मध्ये नवीन आवृत्ती योजना आहे.
Intel FPGA IP आवृत्ती (XYZ) क्रमांक प्रत्येक इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्तीसह बदलू शकतो. यामध्ये बदल:
- X हे IP चे मोठे पुनरावृत्ती सूचित करते. तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअर अपडेट केल्यास, तुम्ही आयपी पुन्हा निर्माण करणे आवश्यक आहे.
- Y सूचित करते की IP मध्ये नवीन वैशिष्ट्ये समाविष्ट आहेत. या नवीन वैशिष्ट्यांचा समावेश करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- Z सूचित करते की IP मध्ये किरकोळ बदल समाविष्ट आहेत. हे बदल समाविष्ट करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
संबंधित माहिती
- इंटेल क्वार्टस प्राइम डिझाईन सूट अपडेट रिलीझ नोट्स
- 25G इथरनेट इंटेल Stratix®10 FPGA IP वापरकर्ता मार्गदर्शक संग्रहण
- 25G इथरनेट इंटेल स्ट्रॅटिक्स® 10 FPGA IP डिझाइन उदाample वापरकर्ता मार्गदर्शक संग्रहण
- नॉलेज बेसमधील 25G इथरनेट इंटेल FPGA IP साठी त्रुटी
2.1. 25G इथरनेट इंटेल FPGA IP v19.4.1
तक्ता 2. v19.4.1 2020.12.14
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 20.4 | VLAN फ्रेम्सवर लांबी तपासण्याचे अपडेट: • 25G इथरनेट इंटेल एफपीजीए आयपीच्या मागील आवृत्त्यांमध्ये, खालील अटी पूर्ण केल्यावर मोठ्या आकाराच्या फ्रेम त्रुटीचा दावा केला जातो: 1. VLAN a VLAN शोधणे सक्षम केले आहे. b IP जास्तीत जास्त TX/RX फ्रेम लांबी अधिक 1 ते 4 ऑक्टेट्सच्या लांबीसह फ्रेम प्रसारित/प्राप्त करतो. 2. SVLAN a SVLAN शोध सक्षम आहे. b IP जास्तीत जास्त TX/RX फ्रेम लांबी अधिक 1 ते 8 ऑक्टेट्सच्या लांबीसह फ्रेम प्रसारित/प्राप्त करतो. • या आवृत्तीमध्ये, हे वर्तन दुरुस्त करण्यासाठी IP अद्यतनित केला जातो. |
— |
| अस्तित्वात नसलेल्या पत्त्यांवर वाचताना Avalon मेमरी-मॅप केलेले कालबाह्य टाळण्यासाठी स्टेटस_* इंटरफेसमध्ये Avalon® मेमरी-मॅप केलेला इंटरफेस प्रवेश अद्यतनित केला: • 25G इथरनेट इंटेल FPGA IP च्या मागील आवृत्त्यांमध्ये, Avalon मेमरी-मॅप केलेला इंटरफेस स्टेटस_* इंटरफेसवरील अस्तित्वात नसलेल्या पत्त्यांवर वाचतो, जोपर्यंत Avalon मेमरी मॅप केलेल्या मास्टरची विनंती वेळ संपत नाही तोपर्यंत स्टेटस_वेटरेक्वेस्टचा दावा केला जाईल. अस्तित्वात नसलेल्या पत्त्यावर प्रवेश केल्यावर प्रतीक्षा विनंती न ठेवण्याची समस्या आता निश्चित केली गेली आहे. |
— | |
| RS-FEC सक्षम रूपे आता १००% थ्रुपुटला समर्थन देतात. | — |
2.2. 25G इथरनेट इंटेल FPGA IP v19.4.0
तक्ता 3. v19.4.0 2019.12.16
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 19.4 | rx_am_lock वर्तन बदल: • 25G इथरनेट इंटेल FPGA IP च्या मागील आवृत्त्यांमध्ये, rx_am_lock सिग्नल सर्व प्रकारांमध्ये rx_block_lock प्रमाणेच वागतो. • या आवृत्तीमध्ये, IP च्या RSFEC सक्षम व्हेरियंटसाठी, rx_am_lock आता अलाइनमेंट लॉक साध्य केल्यावर ठामपणे सांगते. नॉन-RSFEC सक्षम व्हेरियंटसाठी, rx_am_lock अजूनही rx_block_lock प्रमाणेच वागते. |
इंटरफेस सिग्नल, rx_am_lock, RSFEC-सक्षम व्हेरियंटसाठी मागील आवृत्त्यांपेक्षा वेगळ्या पद्धतीने वागतो. |
| RX MAC स्टार्ट ऑफ पॅकेट अद्यतनित केले: • मागील आवृत्त्यांमध्ये, पॅकेटची सुरूवात निश्चित करण्यासाठी RX MAC फक्त START वर्ण तपासतो. • या आवृत्तीमध्ये, RX MAC आता स्टार्ट ऑफ फ्रेम डिलिमिटर (SFD) साठी इनकमिंग पॅकेट्स तपासते, मुलभूतरित्या START कॅरेक्टर व्यतिरिक्त. • प्रस्तावना पास-थ्रू मोड सक्षम असल्यास, सानुकूल प्रस्तावनाला परवानगी देण्यासाठी MAC फक्त START वर्ण तपासते. |
— | |
| प्रस्तावना तपासणे सक्षम करण्यासाठी नवीन रजिस्टर जोडले: • RX MAC रजिस्टर्समध्ये, प्रस्तावना तपासणे सक्षम करण्यासाठी ऑफसेट 0x50A [4] वरील रजिस्टर 1 वर लिहिले जाऊ शकते. जेव्हा प्रस्तावना पास-थ्रू सक्षम असेल तेव्हा हे रजिस्टर "काळजी करू नका" आहे. |
— |
2.3. 25G इथरनेट इंटेल FPGA IP v19.3.0
तक्ता 4. v19.3.0 2019.09.30
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 19.3 | MAC+PCS+PMA प्रकारासाठी, ट्रान्सीव्हर रॅपर मॉड्यूलचे नाव आता डायनॅमिकली व्युत्पन्न केले आहे. जर सिस्टीममध्ये आयपीची अनेक उदाहरणे वापरली जात असतील तर हे अवांछित मॉड्यूल टक्कर टाळते. | — |
2.4. 25G इथरनेट इंटेल FPGA IP v19.2.0
तक्ता 5. v19.2.0 2019.07.01
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 19.2 | डिझाईन माजीample 25G इथरनेट इंटेल FPGA IP साठी: • Intel Stratix® 10 उपकरणांसाठी लक्ष्य विकास किट पर्याय इंटेल स्ट्रॅटिक्स 10 L-Tile GX ट्रान्सीव्हर सिग्नल इंटिग्रिटी डेव्हलपमेंट किट वरून Intel Stratix 10 10 GX सिग्नल इंटिग्रिटी L-Tile (उत्पादन) वर अपडेट केला. विकास किट. |
— |
2.5. 25G इथरनेट इंटेल FPGA IP v19.1
तक्ता 6. v19.1 एप्रिल 2019
| वर्णन | प्रभाव |
| एक नवीन वैशिष्ट्य जोडले - RX PMA अनुकूलनासाठी अनुकूल मोड: • एक नवीन पॅरामीटर जोडला—RX PMA CTLE/DFE मोडसाठी ऑटो ॲडॉप्टेशन ट्रिगरिंग सक्षम करा. |
हे बदल ऐच्छिक आहेत. तुम्ही तुमचा IP कोर अपग्रेड न केल्यास, त्यात हे नवीन वैशिष्ट्य नाही. |
| इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअरमध्ये इंटेल रीब्रँडिंगनुसार नेटिव्ह PHY डीबग मास्टर एंडपॉइंट (NPDME) सक्षम करण्यासाठी एनेबल अल्टेरा डीबग मास्टर एंडपॉइंट (ADME) पॅरामीटरचे नाव बदलले. इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन सॉफ्टवेअर अजूनही एनेबल अल्टेरा डीबग मास्टर एंडपॉइंट (एडीएमई) वापरते. | — |
2.6. 25G इथरनेट इंटेल FPGA IP v18.1
तक्ता 7. आवृत्ती 18.1 सप्टेंबर 2018
| वर्णन | प्रभाव |
| एक नवीन वैशिष्ट्य जोडले - निवडक PMA: • एक नवीन पॅरामीटर जोडले आहे—कोर वेरिएंट. |
हे बदल ऐच्छिक आहेत. तुम्ही तुमचा IP कोर अपग्रेड न केल्यास, त्यात ही नवीन वैशिष्ट्ये नाहीत. |
| • 1588 प्रिसिजन टाइम प्रोटोकॉल इंटरफेससाठी एक नवीन सिग्नल जोडला - latency_sclk. | |
| डिझाईन माजीample 25G इथरनेट इंटेल FPGA IP साठी: इंटेल स्ट्रॅटिक्स 10 उपकरणांसाठी स्ट्रॅटिक्स 10 GX FPGA डेव्हलपमेंट किट वरून स्ट्रॅटिक्स 10 L-टाइल GX ट्रान्सीव्हर सिग्नल इंटिग्रिटी डेव्हलपमेंट किट असे टार्गेट डेव्हलपमेंट किट पर्यायाचे नाव दिले. |
— |
संबंधित माहिती
- 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक
- 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक
- नॉलेज बेसमधील 25G इथरनेट आयपी कोरसाठी इरेटा
2.7. 25G इथरनेट इंटेल FPGA IP v18.0
तक्ता 8. आवृत्ती 18.0 मे 2018
| वर्णन | प्रभाव |
| Intel Stratix 10 उपकरणांसाठी प्रारंभिक प्रकाशन. | — |
२.८. 2.8G इथरनेट इंटेल स्ट्रॅटिक्स 25 FPGA IP वापरकर्ता मार्गदर्शक संग्रहण
IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्या v19.1 पर्यंतच्या समान आहेत. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 किंवा नंतरच्या आवृत्तीवरून, आयपी कोरमध्ये नवीन आयपी आवृत्ती योजना आहे.
IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
| इंटेल क्वार्टस प्राइम आवृत्ती | आयपी कोर आवृत्ती | वापरकर्ता मार्गदर्शक |
| 20.3 | 19.4.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 20.1 | 19.4.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 19.4 | 19.4.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 19.3 | 19.3.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 19.2 | 19.2.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 19.1 | 19.1 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 18.1 | 18.1 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 18.0 | 18.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP वापरकर्ता मार्गदर्शक |
२.९. 2.9G इथरनेट इंटेल स्ट्रॅटिक्स 25 FPGA IP डिझाइन उदाample वापरकर्ता मार्गदर्शक संग्रहण
IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्या v19.1 पर्यंतच्या समान आहेत. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 किंवा नंतरच्या आवृत्तीवरून, आयपी कोरमध्ये नवीन आयपी आवृत्ती योजना आहे.
IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
| इंटेल क्वार्टस प्राइम आवृत्ती | आयपी कोर आवृत्ती | वापरकर्ता मार्गदर्शक |
| 19.1 | 19.1 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक |
| 18.1 | 18.1 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक |
| 18.0 | 18.0 | 25G इथरनेट इंटेल स्ट्रॅटिक्स 10 FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक |
25G इथरनेट इंटेल एफपीजीए आयपी रिलीझ नोट्स (इंटेल एरिया 10 डिव्हाइस)
विशिष्ट IP आवृत्तीसाठी रिलीझ नोट उपलब्ध नसल्यास, IP मध्ये त्या आवृत्तीमध्ये कोणतेही बदल नाहीत. v18.1 पर्यंतच्या IP अपडेट रिलीझच्या माहितीसाठी, Intel Quartus Prime Design Suite Update Release Notes पहा.
इंटेल FPGA IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्यांशी v19.1 पर्यंत जुळतात. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 मध्ये प्रारंभ करून, इंटेल FPGA IP मध्ये नवीन आवृत्ती योजना आहे.
Intel FPGA IP आवृत्ती (XYZ) क्रमांक प्रत्येक इंटेल क्वार्टस प्राइम सॉफ्टवेअर आवृत्तीसह बदलू शकतो. यामध्ये बदल:
- X हे IP चे मोठे पुनरावृत्ती सूचित करते. तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअर अपडेट केल्यास, तुम्ही आयपी पुन्हा निर्माण करणे आवश्यक आहे.
- Y सूचित करते की IP मध्ये नवीन वैशिष्ट्ये समाविष्ट आहेत. या नवीन वैशिष्ट्यांचा समावेश करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
- Z सूचित करते की IP मध्ये किरकोळ बदल समाविष्ट आहेत. हे बदल समाविष्ट करण्यासाठी तुमचा आयपी पुन्हा निर्माण करा.
संबंधित माहिती
- इंटेल क्वार्टस प्राइम डिझाईन सूट अपडेट रिलीझ नोट्स
- 25G इथरनेट Intel Arria® 10 FPGA IP वापरकर्ता मार्गदर्शक
- 25G इथरनेट इंटेल Arria® 10 FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक
- नॉलेज बेसमधील 25G इथरनेट इंटेल FPGA IP साठी त्रुटी
3.1. 25G इथरनेट इंटेल FPGA IP v19.4.1
तक्ता 9. v19.4.1 2020.12.14
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 20.4 | VLAN फ्रेम्सवर लांबी तपासण्याचे अपडेट: • 25G इथरनेट इंटेल एफपीजीए आयपीच्या मागील आवृत्त्यांमध्ये, खालील अटी पूर्ण केल्यावर मोठ्या आकाराच्या फ्रेम त्रुटीचा दावा केला जातो: 1. VLAN a VLAN शोधणे सक्षम केले आहे. b IP जास्तीत जास्त TX/RX फ्रेम लांबी अधिक 1 ते 4 ऑक्टेट्सच्या लांबीसह फ्रेम प्रसारित/प्राप्त करतो. 2. SVLAN a SVLAN शोध सक्षम आहे. b IP जास्तीत जास्त TX/RX फ्रेम लांबी अधिक 1 ते 8 ऑक्टेट्सच्या लांबीसह फ्रेम प्रसारित/प्राप्त करतो. • या आवृत्तीमध्ये, हे वर्तन दुरुस्त करण्यासाठी IP अद्यतनित केला जातो. |
— |
| अस्तित्वात नसलेल्या पत्त्यांवर वाचताना Avalon मेमरी-मॅप केलेले कालबाह्य टाळण्यासाठी स्टेटस_* इंटरफेसमध्ये Avalon मेमरी-मॅप केलेला इंटरफेस प्रवेश अद्यतनित केला: • जेव्हा स्टेटस_* इंटरफेसवर अस्तित्वात नसलेला पत्ता ऍक्सेस केला जातो तेव्हा आयपी डी-एसर्ट वेटरिक्वेस्ट करण्यासाठी अपडेट केला जातो. |
3.2. 25G इथरनेट इंटेल FPGA IP v19.4.0
तक्ता 10. v19.4.0 2019.12.16
| इंटेल क्वार्टस प्राइम आवृत्ती | वर्णन | प्रभाव |
| 19.4 | rx_am_lock वर्तन बदल: • 25G इथरनेट इंटेल FPGA IP च्या मागील आवृत्त्यांमध्ये, rx_am_lock सिग्नल सर्व प्रकारांमध्ये rx_block_lock प्रमाणेच वागतो. • या आवृत्तीमध्ये, IP च्या RSFEC सक्षम व्हेरियंटसाठी, rx_am_lock आता अलाइनमेंट लॉक साध्य केल्यावर ठामपणे सांगते. नॉन-RSFEC सक्षम व्हेरियंटसाठी, rx_am_lock अजूनही rx_block_lock प्रमाणेच वागते. |
इंटरफेस सिग्नल, rx_am_lock, RSFEC-सक्षम व्हेरियंटसाठी मागील आवृत्त्यांपेक्षा वेगळ्या पद्धतीने वागतो. |
| RX MAC स्टार्ट ऑफ पॅकेट अद्यतनित केले: • मागील आवृत्त्यांमध्ये, पॅकेटची सुरूवात निश्चित करण्यासाठी RX MAC फक्त START वर्ण तपासतो. • या आवृत्तीमध्ये, RX MAC आता स्टार्ट ऑफ फ्रेम डिलिमिटर (SFD) साठी इनकमिंग पॅकेट्स तपासते, मुलभूतरित्या START कॅरेक्टर व्यतिरिक्त. • प्रस्तावना पास-थ्रू मोड सक्षम असल्यास, सानुकूल प्रस्तावनाला परवानगी देण्यासाठी MAC फक्त START वर्ण तपासते. |
— | |
| प्रस्तावना तपासणे सक्षम करण्यासाठी नवीन रजिस्टर जोडले: • RX MAC रजिस्टर्समध्ये, प्रस्तावना तपासणे सक्षम करण्यासाठी ऑफसेट 0x50A [4] वरील रजिस्टर 1 वर लिहिले जाऊ शकते. जेव्हा प्रस्तावना पास-थ्रू सक्षम असेल तेव्हा हे रजिस्टर "काळजी करू नका" आहे. |
— |
3.3. 25G इथरनेट इंटेल FPGA IP v19.1
तक्ता 11. v19.1 एप्रिल 2019
| वर्णन | प्रभाव |
| इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअरमध्ये इंटेल रीब्रँडिंगनुसार नेटिव्ह PHY डीबग मास्टर एंडपॉइंट (NPDME) सक्षम करण्यासाठी एनेबल अल्टेरा डीबग मास्टर एंडपॉइंट (ADME) पॅरामीटरचे नाव बदलले. इंटेल क्वार्टस प्राइम स्टँडर्ड एडिशन सॉफ्टवेअर अजूनही एनेबल अल्टेरा डीबग मास्टर एंडपॉइंट (एडीएमई) वापरते. | — |
३.४. 3.4G इथरनेट IP कोर v25
तक्ता 12. आवृत्ती 17.0 मे 2017
| वर्णन | प्रभाव |
| सांख्यिकी नोंदी वाचण्यासाठी छाया वैशिष्ट्य जोडले. • TX सांख्यिकी नोंदणीमध्ये, ऑफसेट 0x845 वर CLEAR_TX_STATS रजिस्टर नवीन CNTR_TX_CONFIG रजिस्टरने बदलले. नवीन रजिस्टरमध्ये सावली विनंती आणि पॅरिटी-एरर क्लिअर बिट जोडले जाते जे सर्व TX आकडेवारी रजिस्टर साफ करते. ऑफसेट 0x846 वर नवीन CNTR_RX_STATUS रजिस्टर जोडले, ज्यामध्ये छाया विनंतीसाठी पॅरिटी-एरर बिट आणि स्टेटस बिट समाविष्ट आहे. • RX स्टॅटिस्टिक्स रजिस्टर्समध्ये, ऑफसेट 0x945 वर CLEAR_RX_STATS रजिस्टर नवीन CNTR_RX_CONFIG रजिस्टरने बदलले. नवीन रजिस्टर बिटमध्ये छाया विनंती आणि पॅरिटी-एरर क्लियर बिट जोडते. जे सर्व TX आकडेवारी नोंदणी साफ करते. ऑफसेट 0x946 वर नवीन CNTR_TX_STATUS रजिस्टर जोडले, त्यात समाविष्ट आहे छाया विनंतीसाठी पॅरिटी-एरर बिट आणि स्टेटस बिट. |
नवीन वैशिष्ट्य आकडेवारी काउंटर रीडमधील सुधारित विश्वासार्हतेस समर्थन देते. सांख्यिकी काउंटर वाचण्यासाठी, प्रथम त्या रजिस्टर्सच्या सेटसाठी (RX किंवा TX) सावली विनंती बिट सेट करा आणि नंतर रजिस्टरच्या स्नॅपशॉटमधून वाचा. सावली वैशिष्ट्य प्रभावी असताना वाचलेली मूल्ये वाढणे थांबवतात, परंतु अंतर्निहित काउंटर सतत वाढतात. तुम्ही विनंती रीसेट केल्यानंतर, काउंटर त्यांची जमा झालेली मूल्ये पुन्हा सुरू करतात. याव्यतिरिक्त, नवीन रजिस्टर फील्डमध्ये पॅरिटीएरर स्थिती आणि स्पष्ट बिट्स समाविष्ट आहेत. |
| IEEE 108by च्या आता-अंतिम कलम 802.3 चे पालन करण्यासाठी सुधारित RS-FEC संरेखन मार्कर स्वरूप तपशील पूर्वी RS-FEC वैशिष्ट्याने IEEE पूर्वी 25G/50G कन्सोर्टियम शेड्यूल 3 चे पालन केले होते तपशील अंतिमीकरण. |
RX RS-FEC आता जुने आणि नवीन संरेखन मार्कर शोधते आणि लॉक करते, परंतु TX RS-FEC फक्त नवीन IEEE संरेखन मार्कर स्वरूप तयार करते. |
संबंधित माहिती
- 25G इथरनेट IP कोर वापरकर्ता मार्गदर्शक
- नॉलेज बेसमधील 25G इथरनेट आयपी कोरसाठी इरेटा
३.४. 3.5G इथरनेट IP कोर v25
तक्ता 13. आवृत्ती 16.1 ऑक्टोबर 2016
| वर्णन | प्रभाव |
| इंटेल एफपीजीए आयपी लायब्ररीमध्ये प्रारंभिक प्रकाशन. | — |
संबंधित माहिती
- 25G इथरनेट IP कोर वापरकर्ता मार्गदर्शक
- नॉलेज बेसमधील 25G इथरनेट आयपी कोरसाठी इरेटा
३.६. 3.6G इथरनेट इंटेल Arria® 25 FPGA IP वापरकर्ता मार्गदर्शक संग्रहण
IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्या v19.1 पर्यंतच्या समान आहेत. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 किंवा नंतरच्या आवृत्तीवरून, आयपी कोरमध्ये नवीन आयपी आवृत्ती योजना आहे.
IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
| इंटेल क्वार्टस प्राइम आवृत्ती | आयपी आवृत्ती | वापरकर्ता मार्गदर्शक |
| 20.3 | 19.4.0 | 25G इथरनेट Intel Arria® 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 19.4 | 19.4.0 | 25G इथरनेट इंटेल एरिया 10 FPGA IP वापरकर्ता मार्गदर्शक |
| 17.0 | 17.0 | 25G इथरनेट इंटेल एरिया 10 FPGA IP वापरकर्ता मार्गदर्शक |
३.७. 3.7G इथरनेट इंटेल एरिया 25 FPGA IP डिझाइन उदाample वापरकर्ता मार्गदर्शक अभिलेखागार
IP आवृत्त्या इंटेल क्वार्टस प्राइम डिझाइन सूट सॉफ्टवेअर आवृत्त्या v19.1 पर्यंतच्या समान आहेत. इंटेल क्वार्टस प्राइम डिझाईन सूट सॉफ्टवेअर आवृत्ती 19.2 किंवा नंतरच्या आवृत्तीवरून, आयपी कोरमध्ये नवीन आयपी आवृत्ती योजना आहे.
IP कोर आवृत्ती सूचीबद्ध नसल्यास, मागील IP कोर आवृत्तीसाठी वापरकर्ता मार्गदर्शक लागू होतो.
| इंटेल क्वार्टस प्राइम आवृत्ती | आयपी कोर आवृत्ती | वापरकर्ता मार्गदर्शक |
| 16.1 | 16.1 | 25G इथरनेट डिझाइन उदाampवापरकर्ता मार्गदर्शक |
25G इथरनेट इंटेल® FPGA IP रिलीझ नोट्स
ऑनलाइन आवृत्ती
अभिप्राय पाठवा
ID: 683067
आवृत्ती: 2022.09.26
कागदपत्रे / संसाधने
 |
intel 25G इथरनेट इंटेल FPGA IP [pdf] वापरकर्ता मार्गदर्शक 25G इथरनेट इंटेल एफपीजीए आयपी, इथरनेट इंटेल एफपीजीए आयपी, इंटेल एफपीजीए आयपी, एफपीजीए आयपी, आयपी |