ALPHA डेटा ADM-PCIE-9H3 उच्च कार्यक्षमता FPGA प्रक्रिया कार्ड
परिचय
ADM-PCIE-9H3 हे उच्च बँडविड्थ मेमरी (HBM) सह Xilinx Virtex UltraScale+ Plus FPGA वैशिष्ट्यीकृत, डेटा सेंटर ऍप्लिकेशन्ससाठी अभिप्रेत असलेले उच्च-कार्यक्षमता पुनर्संरचना करण्यायोग्य संगणकीय कार्ड आहे.
प्रमुख वैशिष्ट्ये
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- निष्क्रिय आणि सक्रिय थर्मल व्यवस्थापन कॉन्फिगरेशन
- 1/2 लांबी, कमी प्रोfile, x16 edge PCIe फॉर्म फॅक्टर
- 8GB HBM ऑन-डाय मेमरी 460GB/s सक्षम आहे
- एक QSFP-DD पिंजरा 28 Gbps प्रति 8 चॅनेल (224 Gbps) पर्यंत डेटा दर देण्यास सक्षम आहे
- एक 8 लेन अल्ट्रापोर्ट स्लिमएसएएस कनेक्टर OpenCAPI शी सुसंगत आणि IO विस्तारासाठी योग्य
- VU33P किंवा VU35P Virtex UltraScale+ FPGA चे समर्थन करते
- फ्रंट पॅनल आणि मागील किनार जेTAG यूएसबी पोर्टद्वारे प्रवेश
- FPGA USB/J वर कॉन्फिगर करण्यायोग्यTAG आणि SPI कॉन्फिगरेशन फ्लॅश
- खंडtagई, वर्तमान आणि तापमान निरीक्षण
- 8 GPIO सिग्नल आणि 1 अलग टाइमिंग इनपुट
ऑर्डर कोड
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (पर्यायी पंख्याशिवाय)
पहा http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf संपूर्ण ऑर्डरिंग पर्यायांसाठी.
मंडळ माहिती
भौतिक तपशील
ADM-PCIE-9H3 PCI एक्सप्रेस CEM पुनरावृत्ती 3.0 चे पालन करते.
तक्ता 1 : यांत्रिक परिमाण (इंक. फ्रंट पॅनेल)
| वर्णन | माप |
| एकूण उप | 80.1 मिमी |
| एकूण Dx | 181.5 मिमी |
| एकूण Dz | 19.7 मिमी |
| वजन | 350 ग्रॅम |
चेसिस आवश्यकता
पीसीआय एक्सप्रेस
ADM-PCIE-9H3 PCIe Gen 1/2/3 मध्ये 1/2/4/8/16 लेनसह, PCI एक्सप्रेससाठी Xilinx इंटिग्रेटेड ब्लॉक वापरून सक्षम आहे.
यांत्रिक आवश्यकता
यांत्रिक सुसंगततेसाठी 16-लेन भौतिक PCIe स्लॉट आवश्यक आहे.
पॉवर आवश्यकता
ADM-PCIE-9H3 सर्व शक्ती PCIe एजमधून काढते. PCIe स्पेसिफिकेशननुसार, हे कार्डचा पॉवर वापर कमाल 75W पर्यंत मर्यादित करते.
वीज वापराच्या अंदाजासाठी Xilinx XPE स्प्रेडशीट आणि अल्फा डेटामधून उपलब्ध असलेले पॉवर एस्टिमेटर टूल वापरणे आवश्यक आहे. हे साधन मिळविण्यासाठी कृपया support@alpha-data.com शी संपर्क साधा.
XPE वापरून गणना केलेल्या रेलसाठी उपलब्ध उर्जा खालीलप्रमाणे आहे:
तक्ता 2 : रेल्वेद्वारे उपलब्ध वीज
| खंडtage | स्त्रोताचे नाव | वर्तमान क्षमता |
| 0.72-0.90 | VCC_INT + VCCINT_IO + VCC_BRAM | 42A |
| 0.9 | MGTAVCC | 5A |
| 1.2 | MGTAVTT | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14A |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5A |
| 1.8 | MGTVCCAUX | 0.5A |
| 2.5 | VCCAUX_HBM | 2.2A |
| 3.3 | ऑप्टिक्ससाठी 3.3V | 3.6A |
थर्मल कामगिरी
जर FPGA कोर तापमान 105 अंश सेल्सिअसपेक्षा जास्त असेल, तर कार्ड जास्त गरम होण्यापासून रोखण्यासाठी FPGA डिझाइन साफ केले जाईल.
ADM-PCIE-9H3 हे FPGA चे तापमान कमी करण्यासाठी हीट सिंकसह येते, जे सामान्यत: कार्डवरील सर्वात गरम बिंदू आहे. FPGA डाय तापमान 100 अंश सेल्सिअसच्या खाली राहिले पाहिजे. FPGA डाय टेंपरेचरची गणना करण्यासाठी, तुमची अॅप्लिकेशन पॉवर घ्या, खालील तक्त्यामधून Theta JA ने गुणा आणि तुमच्या सिस्टममध्ये अंतर्गत वातावरणाचे तापमान जोडा. खालील आलेख दोन ओळी दर्शवितो, एक आच्छादन स्थापित केलेल्या डक्टमध्ये चाचणी केली गेली आणि दुसरी आच्छादनांशिवाय चाचणी केली गेली. कार्यप्रदर्शन सामान्यतः आच्छादनांशिवाय चांगले असते, परंतु ते सुधारित हाताळणी प्रदान करतात आणि कॉम्पॅक्ट सर्व्हरमध्ये हवेचे पुन: परिसंचरण कमी करतात. 1/16″ हेक्स ड्रायव्हर वापरून आच्छादन काढले जाऊ शकते. जर तुम्ही बोर्डसोबत दिलेला पंखा वापरत असाल, तर तुम्हाला दिसेल की थीटा JA अंदाजे 1.43 degC/W आहे बोर्डसाठी स्थिर हवेत किंवा कफन स्थापित न करता.
येथे डाउनलोड करता येणार्‍या Xilinx पॉवर एस्टिमेटर (XPE) च्या संयोगाने अल्फा डेटा पॉवर एस्टिमेटर वापरून पॉवर डिसिपेशनचा अंदाज लावला जाऊ शकतो. http://www.xilinx.com/products/technology/power/xpe.html. डाउनलोड करा
UltraScale टूल आणि डिव्हाइसला Virtex UltraScale+, VU33P, FSVH2104, -2, -2L, किंवा -3, विस्तारित वर सेट करा. तुमच्या सिस्टम अॅम्बियंटवर सभोवतालचे तापमान सेट करा आणि प्रभावी थीटा JA साठी 'वापरकर्ता ओव्हरराइड' निवडा आणि रिक्त फील्डमध्‍ये तुमच्या सिस्टम LFM शी संबंधित आकृती एंटर करा. खालील स्प्रेडशीट टॅबमध्ये सर्व लागू डिझाइन घटक आणि वापर प्रविष्ट करण्यासाठी पुढे जा. पुढे संपर्क करून अल्फा डेटावरून 9H3 पॉवर एस्टिमेटर मिळवा
support@alpha-data.com. त्यानंतर बोर्ड लेव्हल अंदाज मिळविण्यासाठी तुम्ही ऑप्टिकल मॉड्यूल आकृत्यांसह FPGA पॉवर आकृत्या प्लग इन कराल.
सक्रिय VS निष्क्रिय थर्मल व्यवस्थापन
ADM-PCIE-9H3 खराब वायुप्रवाह असलेल्या प्रणालींमध्ये सक्रिय कूलिंगसाठी लहान पर्यायी ब्लोअरसह जहाज करते. ADM-PCIE-9H3 नियंत्रित एअरफ्लोसह सर्व्हरमध्ये स्थापित केले असल्यास, या अतिरिक्त तुकड्याशिवाय कार्ड प्राप्त करण्यासाठी ऑर्डर पर्याय /NF वापरला जाऊ शकतो. फॅन्सना बिघाड (MTBF) दरम्यानचा कालावधी बाकीच्या असेंब्लीच्या तुलनेत खूपच कमी असतो, त्यामुळे पॅसिव्ह कार्ड्सना मेंटेनन्स आवश्यक असण्याआधी त्यांची आयुर्मान जास्त असते. ADM-PCIE-9H3 मध्ये फॅन स्पीड कंट्रोलर देखील समाविष्ट आहे, ज्यामुळे डाय टेंपरेचरवर आधारित व्हेरिएबल फॅन स्पीड आणि
अयशस्वी पंखा शोधणे (पहा चाहता नियंत्रक विभाग).
सानुकूलन
अल्फा डेटा विद्यमान व्यावसायिक ऑफ-द-शेल्फ (COTS) उत्पादनांना विस्तृत सानुकूलन पर्याय प्रदान करतो.
काही पर्यायांमध्ये हे समाविष्ट आहे, परंतु इतकेच मर्यादित नाही: जवळच्या स्लॉटमध्ये अतिरिक्त नेटवर्किंग पिंजरे किंवा पूर्ण प्रोfile, वर्धित हीट सिंक, बाफल्स आणि सर्किट जोडणे.
कृपया संपर्क करा sales@alpha-data.com कोट मिळवण्यासाठी आणि आजच तुमचा प्रकल्प सुरू करा.
कार्यात्मक वर्णन
ओव्हरview
ADM-PCIE-9H3 हे Virtex UltraScale+ VU33P/VU35P FPGA, एक Gen3x16 PCIe इंटरफेस, 8GB HBM मेमरी, एक QSFP-DD पिंजरा, एक OpenCAPI सुसंगत अल्ट्रापोर्ट, स्लिम चॅनेल 28/12 स्लिम चॅनेल कनेक्टरसह एक बहुमुखी पुनर्रचना करण्यायोग्य संगणकीय प्लॅटफॉर्म आहे. टायमिंग सिंक्रोनायझेशन पल्ससाठी एक वेगळे इनपुट, सामान्य उद्देशाच्या वापरासाठी XNUMX पिन हेडर (क्लॉकिंग, कंट्रोल पिन, डीबग इ.), फ्रंट पॅनल LEDs आणि एक मजबूत सिस्टम मॉनिटर.
स्विचेस
ADM-PCIE-9H3 मध्ये बोर्डच्या मागील बाजूस एक ऑक्टल DIP स्विच SW1 आहे. SW1 मधील प्रत्येक स्विचचे कार्य खाली तपशीलवार आहे:
तक्ता 3 : कार्ये स्विच करा
| स्विच करा | फॅक्टरी डीफॉल्ट | कार्य | बंद स्थिती | चालू स्थिती |
| SW1-1 | बंद | वापरकर्ता स्विच 0 | पिन AW33 = '1' | पिन BF52 = '0' |
| SW1-2 | बंद | वापरकर्ता स्विच 1 | पिन AY36 = '1' | पिन BF47 = '0' |
| SW1-3 | बंद | राखीव | राखीव | राखीव |
| SW1-4 | बंद | पॉवर बंद | मंडळ शक्ती वाढवेल | लगेच वीज बंद |
| SW1-5 | बंद | सेवा मोड | नियमित ऑपरेशन | फर्मवेअर अपडेट सेवा मोड |
| SW1-6 | ON | HOST_I2 C_EN | PCIe I2C वर Sysmon | सिस्मोन वेगळे |
| SW1-7 | ON | CAPI_VP D_EN | OpenCAPI VPD उपलब्ध | OpenCAPI VPD विलग |
| SW1-8 | ON | CAPI_VP D_WP | CAPI VPD लेखन संरक्षित आहे | CAPI VPD लिहिण्यायोग्य आहे |
वापरकर्त्याच्या स्विच पिनला प्रतिबंधित करताना IO मानक “LVCMOS18” वापरा.
LEDs
ADM-PCIE-7H9 वर 3 LEDs आहेत, त्यापैकी 4 सामान्य उद्देश आहेत आणि ज्याचा अर्थ वापरकर्त्याद्वारे परिभाषित केला जाऊ शकतो. इतर 3 मध्ये खाली वर्णन केलेली निश्चित कार्ये आहेत:
तक्ता 4 : एलईडी तपशील
| कॉम्प. संदर्भ | कार्य | चालू स्थिती | बंद स्थिती |
| D1 | LED_G1 | वापरकर्ता परिभाषित '0' | वापरकर्ता परिभाषित '1' |
| D3 | LED_A1 | वापरकर्ता परिभाषित '0' | वापरकर्ता परिभाषित '1' |
| D4 | झाले | FPGA कॉन्फिगर केले आहे | FPGA कॉन्फिगर केलेले नाही |
| D5 | स्थिती 1 | पहा स्थिती LED व्याख्या | |
| D6 | स्थिती 0 | पहा स्थिती LED व्याख्या | |
| D7 | LED_A0 | वापरकर्ता परिभाषित '0' | वापरकर्ता परिभाषित '1' |
| D9 | LED_G0 | वापरकर्ता परिभाषित '0' | वापरकर्ता परिभाषित '1' |
वापरकर्ता नियंत्रित एलईडी नेट आणि पिनच्या संपूर्ण यादीसाठी विभाग पूर्ण पिनआउट टेबल पहा
घड्याळ
ADM-PCIE-9H3 अनेक मल्टी-गीगाबिट ट्रान्सीव्हर क्वाड्स आणि FPGA फॅब्रिकसाठी लवचिक संदर्भ घड्याळ समाधान प्रदान करते. Si5338 Clock Synthesizer मधील कोणतेही घड्याळ एकतर फ्रंट पॅनल USB USB इंटरफेस किंवा अल्फा डेटा सिस्मन FPGA सिरीयल पोर्टवरून पुन्हा कॉन्फिगर करण्यायोग्य आहे. हे वापरकर्त्याला अनुप्रयोग रन टाइम दरम्यान जवळजवळ कोणतीही अनियंत्रित घड्याळ वारंवारता कॉन्फिगर करण्यास अनुमती देते. कमाल घड्याळ वारंवारता 312.5MHz आहे.
एक उपलब्ध Si5328 जिटर अॅटेन्युएटर देखील आहे. हे QSFP-DD आणि OpenCAPI (SlimSAS) क्वाड स्थानांना अनेक घड्याळ फ्रिक्वेन्सीवर स्वच्छ आणि समकालिक घड्याळे प्रदान करू शकते. ही उपकरणे केवळ अस्थिर मेमरी वापरतात, त्यामुळे कोणत्याही पॉवर सायकल इव्हेंटनंतर FPGA डिझाइनला रजिस्टर नकाशा पुन्हा कॉन्फिगर करणे आवश्यक आहे.
खालील विभागातील सर्व घड्याळांची नावे पूर्ण पिनआउट टेबलमध्ये आढळू शकतात.
Si5328
जिटर अटेन्युएशन आवश्यक असल्यास कृपया Si5328 साठी संदर्भ दस्तऐवजीकरण पहा.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
सर्किट कनेक्शन मिरर Xilinx VCU110 आणि VCU108, कृपया संदर्भांसाठी Xilinx देव बोर्ड पहा
PCIe संदर्भ घड्याळे
PCIe कार्ड एजला जोडलेल्या 16 MGT लेन MGT टाइल्स 224 ते 227 वापरतात आणि सिस्टीम 100 MHz घड्याळ (नेट नाव PCIE_REFCLK) वापरतात.
वैकल्पिकरित्या, एक स्वच्छ, ऑनबोर्ड 100MHz घड्याळ देखील उपलब्ध आहे (नेट नाव PCIE_LCL_REFCLK).
फॅब्रिक घड्याळ
डिझाईन फॅब्रिक घड्याळ (निव्वळ नाव FABRIC_SRC_CLK) देते जे डीफॉल्ट 300 MHz आहे. हे घड्याळ FPGA डिझाईन्समधील IDELAY घटकांसाठी वापरायचे आहे. फॅब्रिक घड्याळ ग्लोबल क्लॉक (GC) पिनशी जोडलेले आहे.
LVDS समाप्तीसाठी DIFF_TERM_ADV = TERM_100 आवश्यक आहे
सहायक घड्याळ
डिझाइन सहाय्यक घड्याळ (निव्वळ नाव AUX_CLK) देते जे डीफॉल्ट 300 MHz आहे. हे घड्याळ कोणत्याही कारणासाठी वापरले जाऊ शकते आणि ते ग्लोबल क्लॉक (GC) पिनशी जोडलेले आहे.
LVDS समाप्तीसाठी DIFF_TERM_ADV = TERM_100 आवश्यक आहे
प्रोग्रामिंग घड्याळ (EMCCLK)
FPGA च्या कॉन्फिगरेशन दरम्यान SPI फ्लॅश डिव्हाइस चालविण्यासाठी 100MHz घड्याळ (नेट नाव EMCCLK_B) EMCCLK पिनमध्ये दिले जाते. लक्षात घ्या की हे जागतिक घड्याळ सक्षम IO पिन नाही.
QSFP-DD
QSFP-DD पिंजरा MGT टाइल्स 126 आणि 127 मध्ये स्थित आहे आणि 161.1328125MHz डीफॉल्ट संदर्भ घड्याळ वापरतो.
लक्षात ठेवा की ही घड्याळ वारंवारता 312MHz पर्यंत कोणत्याही अनियंत्रित घड्याळ वारंवारतेमध्ये बदलली जाऊ शकते Si5338 रीप्रोग्रामेबल क्लॉक ऑसीलेटर सिस्टम मॉनिटरद्वारे री-प्रोग्राम करून. हे अल्फा डेटा API वापरून किंवा योग्य अल्फा डेटा सॉफ्टवेअर साधनांसह USB वर केले जाऊ शकते.
पिन स्थानांसाठी निव्वळ नावे QSFP_CLK* पहा.
QSFP-DD पिंजरा देखील अशा प्रकारे स्थित आहे की तो Si5328 जिटर अॅटेन्युएटर क्लॉक मल्टीप्लायर वरून क्लॉक केला जाऊ शकतो.
पिन स्थानांसाठी SI5328_OUT_1* निव्वळ नावे पहा.
अल्ट्रापोर्ट स्लिमएसएएस (ओपनसीएपीआय)
अल्ट्रापोर्ट स्लिमएसएएस कनेक्टर MGT टाइल 124 आणि 125 मध्ये स्थित आहे.
OpenCAPI साठी केबलवर बाह्य 156.25MHz घड्याळ प्रदान केले आहे. केबल क्लॉक पिन स्थानांसाठी CAPI_CLK_0* ही निव्वळ नावे पहा.
या इंटरफेससाठी दुसरा पर्यायी घड्याळ स्रोत Si5338 क्लॉक सिंथेसायझर आहे जो 161.1328125MHz वर डिफॉल्ट आहे. पिन स्थानांसाठी CAPI_CLK_1* ही निव्वळ नावे पहा. लक्षात ठेवा की ही घड्याळ वारंवारता 312MHz पर्यंत कोणत्याही अनियंत्रित घड्याळ वारंवारतेमध्ये बदलली जाऊ शकते Si5338 रीप्रोग्रामेबल क्लॉक ऑसीलेटर सिस्टम मॉनिटरद्वारे री-प्रोग्राम करून. हे अल्फा डेटा API वापरून किंवा योग्य अल्फा डेटा सॉफ्टवेअर साधनांसह USB वर केले जाऊ शकते.
जिटर सेन्सिटिव्ह ऍप्लिकेशन्ससाठी, हा इंटरफेस Si5328 जिटर अॅटेन्युएटरवरून क्लॉक केला जाऊ शकतो. पिन स्थानांसाठी SI5328_OUT_0* निव्वळ नावे पहा.
पीसीआय एक्सप्रेस
ADM-PCIE-9H3 PCIe Gen 1/2/3 1/2/4/8/16 लेनसह सक्षम आहे. FPGA Xilinx वरून एकात्मिक PCI एक्सप्रेस ब्लॉक वापरून या लेन थेट चालवते. PCIe लिंकचा वेग आणि वापरलेल्या लेनची संख्या यांची निगोशिएशन सामान्यतः स्वयंचलित असते आणि वापरकर्त्याच्या हस्तक्षेपाची आवश्यकता नसते.
PCI एक्सप्रेस रीसेट (PERST#) FPGA शी दोन ठिकाणी जोडलेले आहे. पूर्ण पिनआउट टेबल सिग्नल PERST0_1V8_L आणि PERST1_1V8_L पहा.
हायस्पीड लेनसाठी इतर पिन असाइनमेंट पूर्ण पिनआउट टेबलला जोडलेल्या पिनआउटमध्ये प्रदान केल्या आहेत
PCI एक्सप्रेस स्पेसिफिकेशनसाठी आवश्यक आहे की सर्व अॅड-इन कार्ड पॉवर वैध झाल्यानंतर 120ms च्या आत गणनेसाठी तयार असणे आवश्यक आहे (पॉवर वैध झाल्यानंतर 100ms + PERST रिलीज झाल्यानंतर 20ms). ADM-PCIE-9H3 ही आवश्यकता पूर्ण करते जेव्हा टॅंडम बिटस्ट्रीममधून योग्य SPI मर्यादांसह विभागामध्ये तपशीलवार कॉन्फिगर केले जाते:
फ्लॅश मेमरी वरून कॉन्फिगरेशन. टँडम कॉन्फिगरेशनच्या अधिक तपशीलांसाठी, Xilinx xapp 1179 पहा.
टीप:
Xilinx द्वारे प्रदान केलेल्या PCIe IP कोअरमधील भिन्न RX समानीकरण योजनांचा विविध मदरबोर्ड/बॅकप्लेनला फायदा होईल. वापरकर्त्याला त्यांच्या सिस्टममध्ये लिंक त्रुटी किंवा प्रशिक्षण समस्या आल्यास अल्फा डेटा खालील सेटिंग वापरण्याची शिफारस करतो: IP कोर जनरेटरमध्ये, मोड "प्रगत" वर बदला आणि "GT सेटिंग्ज" टॅब उघडा, "फॉर्म फॅक्टर चालित इन्सर्टेशन लॉस" बदला. "अॅड-इन कार्ड" ते "चिप-टू-चिप" पर्यंत समायोजन (अधिक तपशीलांसाठी Xilinx PG239 पहा).
QSFP-DD
समोरच्या पॅनलवर एक QSFP-DD पिंजरा उपलब्ध आहे. हा पिंजरा QSFP28 किंवा QSFP-DD केबल्स (बॅकवर्ड कंपॅटिबल) ठेवण्यास सक्षम आहे. दोन्ही सक्रिय ऑप्टिकल आणि पॅसिव्ह कॉपर QSFP-DD/QSFP28 सुसंगत मॉडेल पूर्णपणे अनुरूप आहेत. कम्युनिकेशन इंटरफेस प्रति चॅनेल 28Gbps पर्यंत चालू शकतो. QSFP-DD केजमध्ये 8 चॅनेल आहेत (एकूण कमाल बँडविड्थ 224Gbps). हा पिंजरा 8x 10G/25G, 2x 100G इथरनेट, किंवा Xilinx GTY ट्रान्ससीव्हर्सद्वारे समर्थित इतर कोणत्याही प्रोटोकॉलसाठी आदर्श आहे. ट्रान्सीव्हर्सच्या क्षमतांबद्दल अधिक तपशीलांसाठी कृपया Xilinx वापरकर्ता मार्गदर्शक UG578 पहा.
QSFP-DD पिंजर्यात FPGA शी जोडलेले नियंत्रण सिग्नल आहेत. या दस्तऐवजाच्या शेवटी पूर्ण पिनआउट टेबलमध्ये कनेक्टिव्हिटी तपशीलवार आहे. पिन असाइनमेंटमध्ये वापरलेली नोटेशन QSFP* आहे ज्याची स्थाने खालील चित्रात स्पष्ट केली आहेत.
QSFP1 नोंदणी जागेशी संवाद साधण्यासाठी पूर्ण पिनआउट टेबलमध्ये तपशीलवार QSFP_SCL_8V1 आणि QSFP_SDA_8V28 पिन वापरा.
टीप:
पिंजऱ्याला LP_MODE (लो पॉवर मोड) जमिनीवर बांधलेला आहे, पॉवर नियम सेट करण्यासाठी व्यवस्थापन इंटरफेस वापरा.
अल्फा डेटासाठी QSFP-DD आणि QSFP9 घटकांसह ADM-PCIE-3H28 पूर्व-फिट करणे शक्य आहे. खालील सारणी या बोर्डसह ऑर्डर केल्यावर बसवलेल्या ट्रान्सीव्हर्ससाठी भाग क्रमांक दर्शविते.
तक्ता 5 : QSFP28 भाग क्रमांक
| ऑर्डर कोड | वर्णन | भाग क्रमांक | उत्पादक |
| प्रश्न३० | 40G (4×10) QSFP ऑप्टिकल ट्रान्सीव्हर | FTL410QE2C | फिनिसार |
| प्रश्न३० | 56G (4×14) QSFP ऑप्टिकल ट्रान्सीव्हर | FTL414QB2C | फिनिसार |
| प्रश्न३० | 100G (4×25) QSFP28 ऑप्टिकल ट्रान्सीव्हर | FTLC9558REPM | फिनिसार |
OpenCAPI अल्ट्रापोर्ट स्लिमएसएएस
बोर्डच्या मागील बाजूस एक अल्ट्रापोर्ट स्लिमएसएएस रिसेप्टकल्स 200G (8G वर 25 चॅनेल) वर चालणाऱ्या OpenCAPI अनुरूप इंटरफेससाठी परवानगी देतात. OpenCAPI आणि त्याच्या फायद्यांबद्दल अधिक तपशीलांसाठी कृपया support@alpha-data.com किंवा तुमच्या IBM प्रतिनिधीशी संपर्क साधा.
SlimSAS कनेक्टर अतिरिक्त 2x QSFP28 ब्रेकआउट बोर्ड कनेक्ट करण्यासाठी देखील वापरला जाऊ शकतो, संपर्क sales@alpha-data.com अधिक तपशीलांसाठी. वैकल्पिकरित्या, केबलिंग कॅबचा वापर चेसिसमध्ये एकाधिक ADM-PCIE-9H3 कार्ड कनेक्ट करण्यासाठी केला जातो.
सिस्टम मॉनिटर
ADM-PCIE-9H3 मध्ये तापमान निरीक्षण करण्याची क्षमता आहे, व्हॉल्यूमtagई, आणि बोर्डच्या ऑपरेशनवर तपासण्यासाठी सिस्टमचा प्रवाह. Atmel AVR मायक्रोकंट्रोलर वापरून मॉनिटरिंगची अंमलबजावणी केली जाते.
कोर FPGA तापमान 105 अंश सेल्सिअसपेक्षा जास्त असल्यास, कार्डचे नुकसान टाळण्यासाठी FPGA साफ केले जाईल.
मायक्रोकंट्रोलरमध्ये नियंत्रण अल्गोरिदम स्वयंचलितपणे लाइन व्हॉल्यूम तपासाtages आणि ऑन बोर्ड तापमान आणि शेअर्स FPGA ला अल्फा डेटा संदर्भ डिझाइन पॅकेजमध्ये तयार केलेल्या समर्पित सिरीयल इंटरफेसवर माहिती उपलब्ध करून देतात (स्वतंत्रपणे विकले जातात). फ्रंट पॅनलवरील USB इंटरफेसवर मायक्रोकंट्रोलरवरून किंवा PCIe कार्डच्या काठावर उपलब्ध IPMI इंटरफेसद्वारे देखील माहिती थेट ऍक्सेस केली जाऊ शकते.
तक्ता 6 : खंडtage, वर्तमान आणि तापमान मॉनिटर्स
| मॉनिटर्स | निर्देशांक | उद्देश/वर्णन |
| इ.टी.सी | इ.टी.सी | निघून गेलेला वेळ काउंटर (सेकंद) |
| EC | EC | इव्हेंट काउंटर (पॉवर सायकल) |
| 12V | ADC00 | बोर्ड इनपुट पुरवठा |
| 12V_I | ADC01 | मध्ये 12V इनपुट वर्तमान amps |
| 3.3V | ADC02 | बोर्ड इनपुट पुरवठा |
| 3.3V_I | ADC03 | मध्ये 3.3V इनपुट वर्तमान amps |
| 3.3V | ADC05 | बोर्ड इनपुट सहाय्यक शक्ती |
| 3.3V | ADC05 | QSFP ऑप्टिक्ससाठी 3.3V |
| 2.5V | ADC06 | घड्याळ आणि DRAM व्हॉलtagई पुरवठा |
| 1.8V | ADC07 | FPGA IO voltage (VCCO) |
| 1.8V | ADC08 | ट्रान्सीव्हर पॉवर (AVCC_AUX) |
| 1.2V | ADC09 | एचबीएम पॉवर |
| 1.2V | ADC10 | ट्रान्सीव्हर पॉवर (AVTT) |
| 0.9V | ADC11 | ट्रान्सीव्हर पॉवर (AVCC) |
| 0.85-0.90V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90V | ADC13 | FPGA कोर पुरवठा (VccINT) |
| uC_Temp | टीएमपी 00 | FPGA ऑन-डाय तापमान |
| बोर्ड0_तापमान | टीएमपी 01 | समोरच्या पॅनेल जवळ बोर्ड तापमान |
| बोर्ड1_तापमान | टीएमपी 02 | मागील वरच्या कोपऱ्याजवळ बोर्ड तापमान |
| FPGA_Temp | टीएमपी 03 | FPGA ऑन-डाय तापमान |
सिस्टम मॉनिटर स्थिती LEDs
LEDs D5 (लाल) आणि D6 (हिरवा) कार्डची आरोग्य स्थिती दर्शवतात.
तक्ता 7 : स्थिती LED व्याख्या
| LEDs | स्थिती |
| हिरवा | चालू आहे आणि अलार्म नाही |
| हिरवा + लाल | स्टँडबाय (बंद केलेले) |
| चमकणारा हिरवा + चमकणारा लाल (एकत्र) | लक्ष द्या - गंभीर अलार्म सक्रिय |
| चमकणारा हिरवा + चमकणारा लाल (पर्यायी) | सेवा मोड |
| चमकणारा हिरवा + लाल | लक्ष द्या - अलार्म सक्रिय |
| लाल | गहाळ अनुप्रयोग फर्मवेअर किंवा अवैध फर्मवेअर |
| चमकणारा लाल | बोर्ड संरक्षित करण्यासाठी FPGA कॉन्फिगरेशन साफ केले |
फॅन कंट्रोलर्स
सिस्टम मॉनिटरद्वारे नियंत्रित केलेल्या ऑनबोर्ड USB बसमध्ये MAX6620 फॅन कंट्रोलरमध्ये प्रवेश आहे. हे उपकरण USB, PCIe Edge SMBUS, आणि FPGA sysmon seral कम्युनिकेशन पोर्टसह एकाधिक ऑनबोर्ड सिस्टम मॉनिटर कम्युनिकेशन इंटरफेसद्वारे नियंत्रित केले जाऊ शकते. पंखा नियंत्रक I2C बस 1 वर 0x2a पत्त्यावर आहे. अतिरिक्त प्रश्नांसाठी. संपर्क करा support@alpha-data.com या नियंत्रकांचा वापर करण्याबाबत अतिरिक्त प्रश्नांसह.
यूएसबी इंटरफेस
FPGA थेट यूएसबी कनेक्शनवरून समोरच्या पॅनल किंवा मागील कार्डच्या काठावर कॉन्फिगर केले जाऊ शकते.
ADM-PCIE-9H3 डिजिलेंट USB-J चा वापर करतेTAG कन्व्हर्टर बॉक्स जो Xilinx सॉफ्टवेअर टूल सूटद्वारे समर्थित आहे. ADM-PCIE-9H3 USB पोर्ट आणि Vivado इंस्टॉल केलेल्या होस्ट संगणकादरम्यान फक्त मायक्रो-USB AB प्रकारची केबल कनेक्ट करा. Vivado हार्डवेअर व्यवस्थापक आपोआप FPGA ओळखेल आणि तुम्हाला FPGA आणि SBPI कॉन्फिगरेशन PROM कॉन्फिगर करण्याची परवानगी देईल.
समान यूएसबी कनेक्टर सिस्टम मॉनिटर सिस्टममध्ये थेट प्रवेश करण्यासाठी वापरला जातो. सर्व खंडtagया इंटरफेसवर अल्फा डेटाचे avr2util सॉफ्टवेअर वापरून es, प्रवाह, तापमान आणि नॉन-अस्थिर घड्याळ कॉन्फिगरेशन सेटिंग्जमध्ये प्रवेश केला जाऊ शकतो.
विंडोज आणि संबंधित यूएसबी ड्रायव्हरसाठी Avr2util येथे डाउनलोड करण्यायोग्य आहे:
https://support.alpha-data.com/pub/firmware/utilities/windows/
लिनक्ससाठी Avr2util येथे डाउनलोड करण्यायोग्य आहे:
https://support.alpha-data.com/pub/firmware/utilities/linux/
"avr2util.exe /?" वापरा सर्व पर्याय पाहण्यासाठी.
उदाample "avr2util.exe /usbcom com4 डिस्प्ले-सेन्सर्स" सर्व सेन्सर मूल्ये प्रदर्शित करेल.
उदाample “avr2util.exe /usbcom com4 setclknv 1 156250000” QSFP घड्याळ 156.25MHz वर सेट करेल. setclk अनुक्रमणिका 0 = CAPI_CLK_1, अनुक्रमणिका 1 = QSFP_CLK, अनुक्रमणिका 2 = AUX_CLK, अनुक्रमणिका 3 = FABRIC_CLK.
विंडोज उपकरण व्यवस्थापक अंतर्गत नियुक्त केलेल्या कॉम पोर्ट क्रमांकाशी जुळण्यासाठी 'com4' बदला
कॉन्फिगरेशन
ADM-PCIE-9H3 वर FPGA कॉन्फिगर करण्याचे दोन मुख्य मार्ग आहेत:
- फ्लॅश मेमरीमधून, पॉवर-ऑनवर, विभाग 3.8.1 मध्ये वर्णन केल्याप्रमाणे
- एकतर USB पोर्ट विभाग 3.8.2 वर जोडलेली USB केबल वापरणे
फ्लॅश मेमरी वरून कॉन्फिगरेशन
x256 SPI डिव्हाइस (मायक्रॉन भाग क्रमांक MT8QU25ABA256E8-12) म्हणून कॉन्फिगर केलेल्या दोन 0 Mbit QSPI फ्लॅश मेमरी डिव्हाइसवरून पॉवर-ऑनवर FPGA स्वयंचलितपणे कॉन्फिगर केले जाऊ शकते. ही फ्लॅश उपकरणे सामान्यत: प्रत्येकी 32 MiByte च्या दोन क्षेत्रांमध्ये विभागली जातात, जिथे प्रत्येक प्रदेश VU33P FPGA साठी असंपीडित बिटस्ट्रीम ठेवण्यासाठी पुरेसा मोठा असतो.
ADM-PCIE-9H3 हे साध्या PCIe एंडपॉइंट बिटस्ट्रीमसह पाठवले जाते ज्यामध्ये मूलभूत अल्फा डेटा ADXDMA बिटस्ट्रीम आहे. उत्पादन चाचणी दरम्यान अल्फा डेटा इतर सानुकूल बिटस्ट्रीममध्ये लोड करू शकतो, कृपया संपर्क साधा sales@alpha-data.com अधिक तपशीलांसाठी.
या हार्डवेअरवर फॉलबॅक इमेजसह मल्टीबूट वापरणे शक्य आहे. Xilinx UG570 मध्ये मास्टर SPI कॉन्फिगरेशन इंटरफेस आणि फॉलबॅक मल्टीबूटची तपशीलवार चर्चा केली आहे. पॉवर-ऑन असताना, एफपीजीए प्रोग्रामिंगमधील हेडरच्या सामग्रीवर आधारित सिरीयल मास्टर मोडमध्ये आपोआप कॉन्फिगर करण्याचा प्रयत्न करते. file. FPGA मध्ये लोड करण्यासाठी दोन कॉन्फिगरेशन क्षेत्रांमधील निवडण्‍यासाठी मल्टीबुक आणि ICAP चा वापर केला जाऊ शकतो. तपशीलांसाठी Xilinx UG570 मल्टीबूट पहा.
लोड केलेली प्रतिमा फील्ड अपडेट कॉन्फिगरेशन पद्धतींसह टँडम PROM किंवा टेंडम PCIE ला देखील समर्थन देऊ शकते.
हे पर्याय PCIe रीसेट वेळ आवश्यकता पूर्ण करण्यात मदत करण्यासाठी पॉवर-ऑन लोड वेळा कमी करतात. फील्डसह टॅन्डम PCIe लिंक न गमावता वापरकर्त्याचे FPGA लॉजिक पुन्हा कॉन्फिगर करण्यासाठी होस्ट सिस्टमला सक्षम करते, जेव्हा सिस्टम रीसेट आणि पॉवर सायकल पर्याय नसतात तेव्हा एक उपयुक्त वैशिष्ट्य.
अल्फा डेटा सिस्टम मॉनिटर फ्लॅश मेमरी पुन्हा कॉन्फिगर करण्यास आणि FPGA रीप्रोग्राम करण्यास सक्षम आहे.
हे PCIe बसमधून बाहेर पडले तरीही FPGA री-प्रोग्राम करण्यासाठी एक उपयुक्त फेलसेफ यंत्रणा प्रदान करते. सिस्टीम मॉनिटरला यूएसबी वरून फ्रंट पॅनल आणि मागील काठावर किंवा PCIe काठावरील SMBUS कनेक्शनवर प्रवेश करता येतो.
बिल्डिंग आणि प्रोग्रामिंग कॉन्फिगरेशन प्रतिमा
थोडे निर्माण कराfile या मर्यादांसह (xapp1233 पहा):
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [ current_design ]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [current_design]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR होय [वर्तमान_डिझाइन]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [वर्तमान_डिझाइन]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE होय [वर्तमान_डिझाइन]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {पुलनोन} [current_design]
- set_property CFGBVS GND [ current_design ]
- सेट_प्रॉपर्टी CONFIG_VOLTAGE 1.8 [ current_design ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN [current_design] सक्षम करा
एक MCS व्युत्पन्न करा file या गुणधर्मांसह (write_cfgmem):
- - MCS स्वरूपित करा
- -आकार 64
- - इंटरफेस SPIx8
- -लोडबिट “0x0000000 वरfile/filename.bit>” (0वे स्थान)
- -लोडबिट “0x2000000 वरfile/filename.bit>” (पहिले स्थान, पर्यायी)
या सेटिंग्जसह vivado हार्डवेअर व्यवस्थापकासह प्रोग्राम (xapp1233 पहा):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- नॉन-कॉन्फिगरेशन मेम I/O पिनची स्थिती: पुल-नही
- चौघांना लक्ष्य करा files write_cfgmem tcl कमांडमधून व्युत्पन्न केले आहे.
जे द्वारे कॉन्फिगरेशनTAG
एक मायक्रो-USB AB केबल समोरच्या पॅनलला किंवा मागील काठाच्या USB पोर्टशी संलग्न केली जाऊ शकते. हे FPGA ला Xilinx Vivado हार्डवेअर मॅनेजर वापरून इंटिग्रेटेड डिजिलेंट J द्वारे पुन्हा कॉन्फिगर करण्याची परवानगी देते.TAG कनवर्टर बॉक्स. विवाडो हार्डवेअर मॅनेजरमध्ये डिव्हाइस स्वयंचलितपणे ओळखले जाईल.
अधिक तपशीलवार सूचनांसाठी, कृपया Xilinx UG908 चा “FPGA डिव्हाइस प्रोग्राम करण्यासाठी Vivado हार्डवेअर व्यवस्थापक वापरणे” विभाग पहा: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
GPIO कनेक्टर
GPIO पर्यायामध्ये भाग क्रमांक 87832-1222 सह Molex कडील बहुमुखी आच्छादित कनेक्टर आहे जे सानुकूल IO आवश्यकता असलेल्या वापरकर्त्यांना FPGA सिग्नलशी चार थेट कनेक्ट करतात.
शिफारस केलेले मिलन प्लग: मोलेक्स 0875681273 किंवा 0511101260
थेट कनेक्ट FPGA सिग्नल
GPIO हेडरमध्ये 8 नेट विभक्त जोड्यांचे चार संच म्हणून तोडले जातात. हे सिग्नल Xilinx UltraScale आर्किटेक्चरद्वारे समर्थित कोणत्याही 1.8V समर्थित सिग्नलिंग मानकांसाठी योग्य आहेत. IO पर्यायांसाठी Xilinx UG571 पहा.
LVDS आणि 1.8 CMOS हे लोकप्रिय पर्याय आहेत. 0 वी GPIO सिग्नल इंडेक्स जागतिक घड्याळ कनेक्शनसाठी योग्य आहे.
एफपीजीएला ओव्हरव्हॉलपासून संरक्षण करण्यासाठी थेट कनेक्ट GPIO सिग्नल क्विकस्विच (1.8CBTLVD74PW) द्वारे 3245V पर्यंत मर्यादित आहेत.tagई IO पिन वर. हे क्विकस्विच सिग्नलला फक्त 4 ओहम मालिका प्रतिबाधा आणि 1ns पेक्षा कमी प्रसार विलंबाने दोन्ही दिशेने प्रवास करण्यास अनुमती देते. क्विकस्विच नंतर नेट थेट FPGA शी जोडलेले असतात.
ध्रुवीयता आणि गटबद्धता दर्शविण्यासाठी डायरेक्ट कनेक्ट सिग्नल नावांना GPIO_0_1V8_P/N आणि GPIO_1_1V8_P/N, इत्यादी लेबल केले जातात. सिग्नल पिन वाटप पूर्ण पिनआउट टेबलमध्ये आढळू शकते
वेळ इनपुट
J1.1 आणि J1.2 हे पृथक टाइमिंग इनपुट सिग्नल (25MHz पर्यंत) म्हणून वापरले जाऊ शकतात. ऍप्लिकेशन्स एकतर GPIO कनेक्टरशी थेट कनेक्ट होऊ शकतात किंवा अल्फा डेटा फ्रंट पॅनलवर SMA किंवा तत्सम कनेक्टरसह केबल केलेले सोल्यूशन प्रदान करू शकतात. फ्रंट पॅनल कनेक्टर पर्यायांसाठी sales@alpha-data.com वर संपर्क साधा.
पिन स्थानांसाठी, पूर्ण पिनआउट टेबलमध्ये सिग्नल नाव ISO_CLK पहा.
सिग्नलला ऑप्टिकल आयसोलेटर भाग क्रमांक TLP2367 द्वारे 220 ohm मालिका प्रतिरोधासह वेगळे केले जाते.
वापरकर्ता EEPROM
MAC पत्ते किंवा इतर वापरकर्ता माहिती संचयित करण्यासाठी 2Kb I2C वापरकर्ता EEPROM प्रदान केला जातो. EEPROM हा भाग क्रमांक CAT34C02HU4IGT4A आहे
अॅड्रेस पिन A2, A1, आणि A0 हे सर्व लॉजिकल '0' वर स्ट्रॅप केलेले आहेत.
लेखन संरक्षण (WP), सिरीयल घड्याळ (SCL), आणि सिरीयल डेटा (SDA) पिन असाइनमेंट अनुक्रमे SPARE_WP, SPARE_SCL आणि SPARE_SDA या नावांसह पूर्ण पिनआउट टेबलमध्ये आढळू शकतात.
डब्ल्यूपी, एसडीए आणि एससीएल सिग्नलमध्ये कार्डवर बाह्य पुल-अप प्रतिरोधक असतात.
परिशिष्ट A: पूर्ण पिनआउट सारणी
तक्ता 8 : पूर्ण पिनआउट सारणी (पुढील पृष्ठावर चालू आहे)
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| BA33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | एमजीटी |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | एमजीटी |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | एमजीटी |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | एमजीटी |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | एमजीटी |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | एमजीटी |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | एमजीटी |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | एमजीटी |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | एमजीटी |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | एमजीटी |
| BA46 | CAPI_RX5_N | MGTYRXN1_125 | एमजीटी |
| BA45 | CAPI_RX5_P | MGTYRXP1_125 | एमजीटी |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | एमजीटी |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | एमजीटी |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | एमजीटी |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | एमजीटी |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | एमजीटी |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | एमजीटी |
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | एमजीटी |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | एमजीटी |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | एमजीटी |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | एमजीटी |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | एमजीटी |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | एमजीटी |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | एमजीटी |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | एमजीटी |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | एमजीटी |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | एमजीटी |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | एमजीटी |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | एमजीटी |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | एमजीटी |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | एमजीटी |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| BA31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (DIFF_TERM_ADV सह LVDS) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (DIFF_TERM_ADV सह LVDS) |
| BA8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| BA19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18 किंवा LVDS) |
| BA27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| BA18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | एमजीटी |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | एमजीटी |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | एमजीटी |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | एमजीटी |
| BA1 | PCIE_RX10_N | MGTYRXN1_225 | एमजीटी |
| BA2 | PCIE_RX10_P | MGTYRXP1_225 | एमजीटी |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | एमजीटी |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | एमजीटी |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | एमजीटी |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | एमजीटी |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | एमजीटी |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | एमजीटी |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | एमजीटी |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | एमजीटी |
| BE5 | PCIE_RX15_N | MGTYRXN0_224 | एमजीटी |
| BE6 | PCIE_RX15_P | MGTYRXP0_224 | एमजीटी |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | एमजीटी |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | एमजीटी |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | एमजीटी |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | एमजीटी |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | एमजीटी |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | एमजीटी |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | एमजीटी |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | एमजीटी |
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | एमजीटी |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | एमजीटी |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | एमजीटी |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | एमजीटी |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | एमजीटी |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | एमजीटी |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | एमजीटी |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | एमजीटी |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | एमजीटी |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | एमजीटी |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | एमजीटी |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | एमजीटी |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | एमजीटी |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | एमजीटी |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | एमजीटी |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | एमजीटी |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | एमजीटी |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | एमजीटी |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | एमजीटी |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | एमजीटी |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | एमजीटी |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | एमजीटी |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | एमजीटी |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | एमजीटी |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | एमजीटी |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | एमजीटी |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | एमजीटी |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | एमजीटी |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | एमजीटी |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | एमजीटी |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | एमजीटी |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | एमजीटी |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | एमजीटी |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | एमजीटी |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | एमजीटी |
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | एमजीटी |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | एमजीटी |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | एमजीटी |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | एमजीटी |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | एमजीटी |
| AW27 | PERST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| BA14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | एमजीटी |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | एमजीटी |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | एमजीटी |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | एमजीटी |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | एमजीटी |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | एमजीटी |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | एमजीटी |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | एमजीटी |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | एमजीटी |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | एमजीटी |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | एमजीटी |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | एमजीटी |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | एमजीटी |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | एमजीटी |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | एमजीटी |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | एमजीटी |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | एमजीटी |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | एमजीटी |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | एमजीटी |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | एमजीटी |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | एमजीटी |
| पिन क्रमांक | सिग्नलचे नाव | पिन नाव | बँक खंडtage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | एमजीटी |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | एमजीटी |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | एमजीटी |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | एमजीटी |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | एमजीटी |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | एमजीटी |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | एमजीटी |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | एमजीटी |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | एमजीटी |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | एमजीटी |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | एमजीटी |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| BE30 | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| BE31 | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
पुनरावृत्ती इतिहास
| तारीख | उजळणी | द्वारे बदलले | बदलाचे स्वरूप |
| 24 सप्टेंबर 2018 | 1.0 | के. रोथ | प्रारंभिक प्रकाशन |
|
१७ ऑक्टोबर २०२२ |
1.1 |
के. रोथ |
अद्ययावत उत्पादन प्रतिमा, CAPI_CLK_1 साठी डीफॉल्ट प्रोग्राम करण्यायोग्य घड्याळ वारंवारता 161MHz वर बदलली |
|
८ डिसेंबर २०२३ |
1.2 |
के. रोथ |
अद्यतनित कॉन्फिगरेशन फ्लॅश भाग क्रमांक, अचूकतेसाठी gpio वर्णनाचे शब्द बदलले, वजन जोडले. |
|
१७ ऑक्टोबर २०२२ |
1.3 |
के. रोथ |
अपडेट केले कॉन्फिगरेशन पत्ता नकाशा काढण्यासाठी आणि मेमरी भाग क्षमतेचे योग्य वर्णन. |
|
25 जानेवारी 2022 |
1.4 |
के. रोथ |
अपडेट केले थर्मल कामगिरी थर्मल कार्यक्षमतेचे आकडे आणि आच्छादनाच्या प्रभावाबद्दल टिप्पण्या समाविष्ट करण्यासाठी, विभागातून QSFP0 आणि QSFP1 चे संदर्भ काढून टाकले आहेत QSFP-DD आणि 25Gb ट्रान्सीव्हर भाग क्रमांक अद्यतनित केला. |
ग्राहक सेवा
© 2022 कॉपीराइट अल्फा डेटा पॅरलल सिस्टम्स लि.
सर्व हक्क राखीव.
हे प्रकाशन कॉपीराइट कायद्याद्वारे संरक्षित आहे, सर्व हक्क राखीव आहेत. Alpha Data Parallel Systems Ltd च्या पूर्व लेखी संमतीशिवाय या प्रकाशनाचा कोणताही भाग कोणत्याही आकारात किंवा स्वरूपात पुनरुत्पादित केला जाऊ शकत नाही.
मुख्य कार्यालय
पत्ता: सूट L4A, 160 डंडी स्ट्रीट,
एडिनबर्ग, EH11 1DQ, UK
दूरध्वनी: +44 131 558 2600
फॅक्स: +44 131 558 2700
ईमेल: sales@alpha-data.com
webसाइट: http://www.alpha-data.com
यूएस कार्यालय
पत्ता: 10822 West Toller Drive, Suite 250
लिटलटन, CO 80127
दूरध्वनी: (303) 954 8768
फॅक्स: (866) 820 9956 – टोल फ्री
ईमेल: sales@alpha-data.com
webसाइट: http://www.alpha-data.com
सर्व ट्रेडमार्क त्यांच्या संबंधित मालकांची मालमत्ता आहेत.
पत्ता: सूट L4A, 160 डंडी स्ट्रीट,
एडिनबर्ग, EH11 1DQ, UK
दूरध्वनी: +44 131 558 2600
फॅक्स: +44 131 558 2700
ईमेल: sales@alpha-data.com
webसाइट: http://www.alpha-data.com
पत्ता: 10822 West Toller Drive, Suite 250
लिटलटन, CO 80127
दूरध्वनी: (303) 954 8768
फॅक्स: (866) 820 9956 – टोल फ्री
ईमेल: sales@alpha-data.com
webसाइट: http://www.alpha-data.com
कागदपत्रे / संसाधने
 |
ALPHA डेटा ADM-PCIE-9H3 उच्च कार्यक्षमता FPGA प्रक्रिया कार्ड [pdf] वापरकर्ता मॅन्युअल ADM-PCIE-9H3 हाय परफॉर्मन्स FPGA प्रोसेसिंग कार्ड, ADM-PCIE-9H3, हाय परफॉर्मन्स FPGA प्रोसेसिंग कार्ड, FPGA प्रोसेसिंग कार्ड, प्रोसेसिंग कार्ड |
 |
ALPHA डेटा ADM-PCIE-9H3 उच्च कार्यक्षमता FPGA प्रक्रिया कार्ड [pdf] वापरकर्ता मॅन्युअल ADM-PCIE-9H3 हाय परफॉर्मन्स FPGA प्रोसेसिंग कार्ड, ADM-PCIE-9H3, हाय परफॉर्मन्स FPGA प्रोसेसिंग कार्ड, परफॉर्मन्स FPGA प्रोसेसिंग कार्ड, FPGA प्रोसेसिंग कार्ड, प्रोसेसिंग कार्ड |
