कॉर्टेक्स-एम0 प्लस मायक्रोकंट्रोलर्स

नमस्कार, आणि ARM® Cortex®-M0+ कोरच्या या सादरीकरणात स्वागत आहे जे STM32U0 मायक्रोकंट्रोलर कुटुंबातील सर्व उत्पादनांमध्ये अंतर्भूत आहे.

कॉर्टेक्स-M0+ प्रोसेसर संपलाview

• ARMv6-M आर्किटेक्चर
• वॉन न्यूमन आर्किटेक्चर, 2-सेtage पाइपलाइन
• सिंगल-इश्यू आर्किटेक्चर
• 1-चक्र मध्ये गुणाकार
• मेमरी प्रोटेक्शन युनिट (MPU)
• सिंगल-सायकल I/O पोर्ट

अल्ट्रा लो पॉवर डिझाइन       अतिशय संक्षिप्त कोड
कमी उर्जा वापर आणि उच्च ऊर्जा कार्यक्षमता	नियंत्रण सूचना आणि शाखा आणि लिंक वगळता, सर्व सूचना 16 बिट लांब आहेत

Cortex®-M0+ कोर हा 32-बिट RISC कोरच्या ARM Cortex-M गटाचा भाग आहे. हे ARMv6-M आर्किटेक्चर लागू करते आणि 2-s वैशिष्ट्यीकृत करतेtage पाइपलाइन.
Cortex®-M0+ मध्ये एक अद्वितीय AHB-Lite मास्टर पोर्ट आहे, परंतु जेव्हा डेटा ऍक्सेस फास्ट I/O पोर्ट ॲड्रेस रेंजला लक्ष्य करते तेव्हा समवर्ती सूचना आणणे आणि डेटा ऍक्सेसचे समर्थन करते.

कॉर्टेक्स-एम प्रोसेसर सुसंगतता

सर्व अनुप्रयोगांमध्ये अखंड आर्किटेक्चर

STM32U0 मायक्रोकंट्रोलर्स ARM® Cortex®-M0+ कोर समाकलित करतात ज्यामुळे प्रति मिलीवॅट गुणोत्तर अतुलनीय कार्यक्षमतेचा फायदा होतो.
सर्व Cortex®-M CPU मध्ये 32-बिट आर्किटेक्चर आहे.
Cortex®-M3 हे ARM द्वारे जारी केलेले पहिले Cortex®-M CPU होते.
मग एआरएमने दोन उत्पादन ओळींमध्ये फरक करण्याचा निर्णय घेतला: उच्च कार्यक्षमता आणि कमी उर्जा, त्यांच्यामधील सुसंगतता राखून.
Cortex®-M0+ कमी पॉवर उत्पादन लाइनशी संबंधित आहे. हे बॅटरी-चालित उपकरणांसाठी डिझाइन केले आहे, वीज वापरासाठी अतिशय संवेदनशील आहे.

कोअर आर्किटेक्चर संपलेview

Cortex®-M0+ कोर Cortex®-M0 कोर पेक्षा अधिक कार्यप्रदर्शन देते, धन्यवाद 2-stagई सूचना पाइपलाइन.
सूचना आणण्यासाठी आणि कार्यान्वित करण्याच्या प्रभारी प्रोसेसर कोरद्वारे सीपीयूचे आमचे वर्णन सुरू करूया.

ARM कॉर्टेक्स-M0+ → 2-stage पाइपलाइन

बहुतेक V6-M सूचना 16 बिट लांब आहेत. फक्त सहा 32-बिट सूचना आहेत आणि त्यापैकी बहुतेक नियंत्रण सूचना आहेत, क्वचितच वापरल्या जातात. तथापि, उप-प्रोग्राम कॉल करण्यासाठी वापरली जाणारी शाखा आणि लिंक सूचना देखील 32 बिट्स लांब आहे, ज्यामुळे ही सूचना आणि पुढील सूचना अंमलात आणल्या जाणाऱ्या लेबलच्या दरम्यान मोठ्या ऑफसेटला समर्थन देण्यासाठी.
आदर्शपणे एक 32-बिट प्रवेश दोन 16-बिट सूचना लोड करतो, ज्यामुळे प्रति सूचना कमी प्राप्त होते.
घड्याळ क्रमांक 2 दरम्यान, कोणतीही सूचना प्राप्त होत नाही. जेव्हा सूचना N ही लोड/स्टोअर सूचना असते तेव्हा डेटा ऍक्सेस कार्यान्वित करण्यासाठी AHB Lite पोर्ट उपलब्ध असतो.

शाखेची कामगिरी

Cortex®-M0+ कोर
• कमाल दोन 16-बिट शाखा सावली सूचना

दिलेल्या शाखेवर, काही पूर्व-आणलेल्या सूचना वाया जातात (2-s साठी धन्यवादtage पाइपलाइन).
घड्याळ क्रमांक 1 मध्ये, प्रोसेसर Inst0 आणि बिनशर्त शाखा सूचना मिळवते.
घड्याळ क्रमांक 2 मध्ये, ते Instr0 कार्यान्वित करते.
घड्याळ क्रमांक 3 मध्ये, शाखा सावली सूचना नावाच्या दोन पुढील अनुक्रमिक सूचना Inst1 आणि Inst2 आणताना ते शाखा सूचना कार्यान्वित करते.

घड्याळ क्रमांक 4 मध्ये, प्रोसेसर Inst1 आणि Inst2 टाकून देतो आणि InstrN आणि InstN+1 आणतो.
कॉर्टेक्स-एम0, एम3 आणि एम4 3-एस लागू करतातtage पाइपलाइन: आणा, डीकोड करा आणि कार्यान्वित करा. शाखा सावली निर्देशांची संख्या मोठी आहे: चार 16-बिट निर्देशांपर्यंत.

कोअर आर्किटेक्चर संपलेview 

Cortex®-M0+ मध्ये एम्बेडेड कॅशे किंवा अंतर्गत RAM नाही. परिणामी, कोणताही सूचना आणण्याचा व्यवहार AHB-Lite इंटरफेसवर चालविला जातो आणि कोणताही डेटा प्रवेश एकतर AHB-Lite इंटरफेस किंवा सिंगल-सायकल I/O पोर्टवर चालविला जातो.
लक्षात ठेवा की STM32U0 एम्बेडेड फ्लॅश कंट्रोलरमध्ये स्थित, सीपीयूच्या बाहेरील, SoC-स्तरीय सूचना कॅशे लागू करते.

AHB-लाइट मास्टर पोर्ट बस मॅट्रिक्सशी जोडलेले आहे, जे CPU ला मेमरी आणि पेरिफेरल्समध्ये प्रवेश करण्यास सक्षम करते. व्यवहार AHB-Lite वर पाइपलाइन केलेले असल्याने, किमान 32-घड्याळाच्या विलंबासह, प्रति घड्याळ 2 बिट डेटा किंवा सूचनांचे सर्वोत्तम थ्रूपुट आहे.
Cortex®-M0+ मध्ये सिंगल-सायकल I/O पोर्ट देखील आहे, जे CPU ला 1-क्लॉक लेटन्सीसह डेटा ऍक्सेस करण्यास सक्षम करते. बाह्य डीकोडिंग लॉजिक पत्ता श्रेणी निर्धारित करते ज्यामध्ये या पोर्टवर डेटा प्रवेश केला जातो.
STM32U0 मध्ये, सिंगल-सायकल I/O पोर्टचा वापर GPIO पोर्ट रजिस्टर्समध्ये प्रवेश करण्यासाठी केला जात नाही. त्याऐवजी GPIO पोर्ट्स AHB वर मॅप केले जातात, ज्यामुळे DMA द्वारे प्रवेश केला जाऊ शकतो.

मेमरी संरक्षण युनिट

• MPU विशेषता सेटिंग्ज प्रवेश परवानग्या परिभाषित करतात
• 8 स्वतंत्र मेमरी प्रदेश
  • कोड कार्यान्वित करू शकता?
  • डेटा लिहू शकतो?
  • अनप्रिव्हिलेज्ड मोड ऍक्सेस?

STM32U0 मायक्रोकंट्रोलरमधील MPU आठ स्वतंत्र मेमरी क्षेत्रांसाठी समर्थन देते, ज्यासाठी स्वतंत्र कॉन्फिगर करण्यायोग्य गुणधर्म आहेत:

• प्रवेश परवानगी: विशेषाधिकारप्राप्त/अनप्रिव्हिलेज्ड मोडमध्ये वाचण्याची/लिहण्याची परवानगी आहे किंवा नाही,
• अंमलबजावणीची परवानगी: एक्झिक्युटेबल प्रदेश किंवा प्रदेश सूचना आणण्यासाठी प्रतिबंधित आहे.

संदर्भ

• अधिक तपशीलांसाठी, कृपया खालील कागदपत्रांचा संदर्भ घ्या:
  • STM32G0 मालिका Cortex®-M0+ प्रोसेसर प्रोग्रामिंग मॅन्युअल (PM0223)
  • STM32 MCUs (AN4838) मध्ये मेमरी प्रोटेक्शन युनिट (MPU) व्यवस्थापित करणे
  • एआरएम webखालील लिंकवर साइट:
  • http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php

अधिक तपशिलांसाठी, कृपया या ऍप्लिकेशन नोट्स आणि वर उपलब्ध Cortex®-M0+ प्रोग्रामिंग मॅन्युअल पहा www.st.com webसाइट
एआरएमला देखील भेट द्या webसाइट जिथे तुम्हाला Cortex®-M0+ core बद्दल अधिक माहिती मिळेल.

धन्यवाद
© STMicroelectronics – सर्व हक्क राखीव.
ST लोगो हा STMicroelectronics International NV चा ट्रेडमार्क किंवा नोंदणीकृत ट्रेडमार्क आहे किंवा EU आणि/किंवा इतर देशांमधील त्याच्या संलग्न संस्थांचा.
एसटी ट्रेडमार्कबद्दल अतिरिक्त माहितीसाठी, कृपया पहा www.st.com/trademarks
इतर सर्व उत्पादने किंवा सेवा नावे त्यांच्या संबंधित मालकांची मालमत्ता आहेत.

कागदपत्रे / संसाधने

एसटी कॉर्टेक्स-एम0 प्लस मायक्रोकंट्रोलर्स [pdf] सूचना पुस्तिका कॉर्टेक्स-एम0, कॉर्टेक्स-एम23, कॉर्टेक्स-एम33-एम35पी, कॉर्टेक्स-एम55, कॉर्टेक्स-एम85, कॉर्टेक्स-एम0 प्लस मायक्रोकंट्रोलर्स, कॉर्टेक्स-एम0 प्लस, मायक्रोकंट्रोलर्स

संदर्भ

• वापरकर्ता मॅन्युअल